互连结构及其制造方法技术

本发明专利技术提供一种互连结构及其制造方法，先在所述层间介质层中刻蚀通孔，然后在通孔中铜电镀完成后去掉层间介质层再沉积所述第二低K介质层，避免了现有技术中通孔刻蚀时造成的两侧低k介质损伤，以及堆叠偏差造成过刻蚀情况下的通孔下方金属布线侧边的低k介质损伤，所述金属阻挡层在铜电镀时起电极作用，使得铜沿通孔底部竖直向上生长，可以避免铜填充空隙，获得较好的铜填充性能，提高了器件的可靠性和性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
后段(BEOL,backend of the line technology)工艺是指有源器件(如晶体管)与金属连线互连时的芯片制造阶段。“Cu+双镶嵌工艺(DD, dualdamascenes process) +低k”是在90nm及其以下节点的半导体工艺中采用较多的多层互连技术，该技术使用Cu取代传统的Al，可大幅度地减少连线电阻；使用低k介质(指介电常数较低<3.2)的材料取代传统的SiO2作为层间绝缘，可在不降低布线密度的条件下，有效地减小互连电容值及RC延迟，使芯片工作速度加快、功耗降低。多层互连技术通常提供多层互连结构，其中多个互连层相互堆叠(overlay)，并且低k层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(Dual Damascene,DD)工艺形成的多层互连结构，如图1A所示，其预先在低k层间绝缘膜101中形成沟槽(trench) 102和通孔(via) 103,然后用Cu填充所述沟槽102和通孔103。在采用等离子体刻蚀层间绝缘膜形成暴露下层金属IOOa的通孔时，会在沟槽102和通孔1本文档来自技高网...

【技术保护点】
一种互连结构的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底自下而上依次包括第一低K介质层以及金属阻挡层，所述第一低K介质层中形成有金属布线；在所述金属阻挡层上依次形成层间介质层和掩膜层；以所述掩膜层为掩膜，刻蚀所述层间介质层形成通孔；移除所述掩膜层，对所述通孔进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述通孔的铜填充；移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜进行表面处理；在所述第一低K介质层上沉积第二低K介质层，并化学机械平坦化所述第二低K介质层以暴露出所述铜填充顶部；在所述第二低K介质层和所述铜填充上方形成覆盖层。

【技术特征摘要】
1.一种互连结构的制造方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底自下而上依次包括第一低K介质层以及金属阻挡层，所述第一低K介质层中形成有金属布线； 在所述金属阻挡层上依次形成层间介质层和掩膜层； 以所述掩膜层为掩膜，刻蚀所述层间介质层形成通孔； 移除所述掩膜层，对所述通孔进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述通孔的铜填充； 移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜进行表面处理； 在所述第一低K介质层上沉 积第二低K介质层，并化学机械平坦化所述第二低K介质层以暴露出所述铜填充顶部； 在所述第二低K介质层和所述铜填充上方形成覆盖层。2.按权利要求1所述的互连结构的制造方法，其特征在于，所述金属阻挡层包括TiN、T1、TaN, Ta及Al的一种或多种。3.按权利要求1所述的互连结构的制造方法，其特征在于，所述第一低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种。4.按权利要求1所述的互连结构的制造方法，其特征在于，所述层间介质层包括金属铝、未掺杂的二氧化硅、非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的一种或多种。5.按权利要求1所述的互连结构的制造方法，其特征在于，所述掩膜层为金属硬掩膜层或有机材料掩膜层。6.按权利要求5所述的互连结构的制造方法，其特征在于，所述金属硬掩膜层为TiN或TaN。7.按权利要求1所述的互连结构的制造方法，其特征在于，所述通孔与所述金属...

【专利技术属性】
技术研发人员：王冬江，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：