半导体器件的形成方法技术

本发明专利技术的实施例提供了一种半导体器件的形成方法，包括：提供半导体衬底；所述半导体衬底表面形成有层间介质层，所述层间介质层具有沟槽；氧化所述沟槽侧壁的部分层间介质层，形成氧化层；对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层；待形成所述保护层后，填充所述沟槽形成与所述层间介质层表面齐平的导电线；去除所述牺牲层，形成空气间隙。本发明专利技术的实施例可以形成均一性好的空气间隙，有效降低了互连层中的有效K值，且不会损伤导电线，提高了半导体器件在半导体集成电路中的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内元件的密度会随之增加，而元件尺寸以及零件或元件之间的间距会随之缩小。在过去要达成上述目的，仅受限于光刻技术定义结构的能力，现有技术中，具有较小尺寸的元件的几何特征产生了新的限制因素。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容(为用以隔开导电图案之间的距离的绝缘材料的介电常数K的函数)会增加。此增加的电容会导致导体间的电容耦合上升，从而增加电力消耗并提高电阻-电容(Re)时间常数。因此，半导体集成电路性能以及功能是否可以不断的改良取决于正在开发的具有低介电常数的材料。由于具有最低介电常数的材料为空气(k = 1.0)，通常会形成空气间隙来进一步降低互连层内的有效K值。现有技术中的，包括:请参考图1，提供半导体衬底100 ;形成覆盖所述半导体衬底100的刻蚀停止层101 ;形成覆盖所述刻蚀停止层101的层间介质层103 ;形成位于所述层间介质层103表面的图形化的光刻胶层105 ；请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述层间介质层103和刻蚀停止层101，形成沟槽107 ；请参考图3，去除所述图形化的光刻胶层，暴露出所述层间介质层103表面；在去除所述图形化的光刻胶层后，采用沉积工艺形成覆盖所述沟槽107侧壁的牺牲层109 ；请参考图4，向所述沟槽内填充导电金属，形成金属线111 ；请参考图5，去除所述牺牲层，形成空气间隙113。然而，采用现有技术形成的半导体器件在半导体集成电路中的性能较差。更多关于在请参考公开号为US20110018091的美国专利。
技术实现思路
本专利技术解决的问题是提供一种半导体集成电路性能较好的。为解决上述问题，本专利技术提供了一种，包括:提供半导体衬底；形成位于所述半导体衬底表面的层间介质层，所述层间介质层具有沟槽；氧化所述沟槽侧壁的部分层间介质层，形成氧化层；对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层；待形成所述保护层后，填充所述沟槽形成与所述层间介质层表面齐平的导电线；去除所述牺牲层，形成空气间隙。可选地，所述氧化层的材料为Si02。可选地，氧化所述沟槽侧壁的部分层间介质层采用的气体为02、03或0)2。可选地，氧化所述沟槽侧壁的部分层间介质层的温度条件为:大于等于150°C。可选地，氧化所述沟槽侧壁的部分层间介质层采用的工艺为等离子体氧化工艺。可选地，所述保护层的形成工艺为等离子体氮化工艺。可选地，所述氮化处理采用的气体为NH3、N2、NO或NO2中的一种。可选地，所述保护层的材料为SiN。可选地，所述保护层的宽度小于所述氧化层的宽度的1/2。可选地，所述牺牲层的宽度大于相邻两沟槽之间最小距离的1/10，且小于相邻两沟槽之间最小距离的3/7。可选地，去除所述牺牲层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺采用的化学试剂包括氢氟酸。可选地，所述沟槽通过单图形或双镶嵌图形的大马士革工艺形成。可选地，所述层间介质层的材料为K值小于3.0的低K介质材料。可选地,所述低K介质材料中包括C、S1、O和H元素。可选地，还包括:形成横跨所述空气间隙，且覆盖所述层间介质层和保护层的绝缘层。与现有技术相比，本专利技术的实施例具有以下优点:本专利技术的实施例中，对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层。所述牺牲层用于后续形成空气间隙，而所述保护层则可以用于保护导电线在形成空气间隙的过程中不受损害，并且形成的空气间隙的质量好，更大程度上降低了互连层中的有效K值，减小了 RC效应，提高了半导体集成电路性能。附图说明图1-图5是现有技术半导体器件的形成过程的剖面结构示意图；图6是本专利技术一实施例形成的半导体器件的结构剖面结构示意图；图7是本专利技术实施例的的流程示意图；图8-图13是本专利技术另一实施例的半导体器件的形成过程的剖面结构示意图。具体实施例方式正如
技术介绍
所述，现有技术形成的半导体器件在半导体集成电路中的性能较差。请继续参考图5，经过研究后，专利技术人发现现有技术半导体集成电路性能较差的原因是由于相邻两沟槽间的层间介质层103较多，导致互连层中的有效K值较高所引起的。专利技术人发现:如果不采用沉积工艺而采用氧化沟槽107的侧壁形成牺牲层可以减少工艺步骤，请参考图2，在采用灰化工艺去除所述图形化的光刻胶层105 (请参考图2)的同时，氧化沟槽107侧壁的层间介质层103形成牺牲层，之后，在所述沟槽107内填充导电金属并去除牺牲层形成空气间隙，可以有效降低互连层中的有效K值。然而，专利技术人发现，请参考图6，如果在氧化去除光刻胶(未标示)的同时，氧化所述层间介质层103形成牺牲层，再去除所述牺牲层来形成空气间隙115，光刻胶被氧化会形成一种聚合物(polyma)llO附着在沟槽的侧壁,所述有聚合物110附着处的牺牲层的宽度小于没有聚合物110附着处的牺牲层的宽度，即所述聚合物110的存在影响了后续形成的牺牲层的宽度的均一性，导致后续形成的空气间隙115的宽度的均一性受到影响，从而影响了半导体集成电路性能。经过进一步研究，专利技术人提供了一种，形成的空气间隙不仅均一性好，互连层中的有效K值降低，RC效应小，且不会对导电线造成损伤，半导体集成电路的性能好。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。请参考图7，本专利技术实施例的，包括:步骤S201，提供半导体衬底；所述半导体衬底表面形成有层间介质层，所述层间介质层具有沟槽；步骤S203，氧化所述沟槽侧壁的部分层间介质层，形成氧化层；步骤S205，对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层；步骤S207，待形成所述保护层后，填充所述沟槽形成与所述层间介质层表面齐平的导电线；步骤S209，去除所述牺牲层，形成空气间隙。具体的，请参考图8-图13，图8-图13示出了本专利技术实施例的半导体器件的形成过程的剖面结构示意图。请参考图8，提供半导体衬底300 ;所述半导体衬底300表面形成有刻蚀阻挡层301 ;所述刻蚀阻挡层301表面形成有层间介质层303 ;所述层间介质层303表面形成有缓冲层305 ;沟槽307，所述沟槽307贯穿所述层间介质层303、缓冲层305、刻蚀阻挡层101。其中，所述半导体衬底300为后续工艺提供工作平台，所述半导体衬底300的材料为绝缘材料。所述刻蚀停止层301用于后续保护半导体衬底300在形成沟槽时不被损坏本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，包括：提供半导体衬底；所述半导体衬底表面形成有层间介质层，所述层间介质层具有沟槽；其特征在于，还包括：氧化所述沟槽侧壁的部分层间介质层，形成氧化层；对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层；待形成所述保护层后，填充所述沟槽形成与所述层间介质层表面齐平的导电线；去除所述牺牲层，形成空气间隙。

【技术特征摘要】
1.一种半导体器件的形成方法，包括: 提供半导体衬底；所述半导体衬底表面形成有层间介质层，所述层间介质层具有沟槽； 其特征在于，还包括: 氧化所述沟槽侧壁的部分层间介质层，形成氧化层； 对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层； 待形成所述保护层后，填充所述沟槽形成与所述层间介质层表面齐平的导电线； 去除所述牺牲层，形成空气间隙。2.按权利要求1所述的半导体器件的形成方法，其特征在于，所述氧化层的材料为Si02。3.按权利要求1所述的半导体器件的形成方法，其特征在于，氧化所述沟槽侧壁的部分层间介质层米用的气体为02、O3或C02。4.按权利要求3所述的半导体器件的形成方法，其特征在于，氧化所述沟槽侧壁的部分层间介质层的温度条件为:大于等于150°C。5.按权利要求1所述的半导体器件的形成方法，其特征在于，氧化所述沟槽侧壁的部分层间介质层采用的工艺为等离子体氧化工艺。6.按权利要求1所述的半导体器件的形成方法，其特征在于，所述氮化处理采用的气体为NH3、N2、NO或NO2中的一种。7.按权利要求1...

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：