一种制作芯片上熔丝窗口的方法及熔丝窗口技术

本发明专利技术公开了一种制作芯片上熔丝窗口的方法及芯片上的熔丝窗口，以增加芯片上覆盖在多晶熔丝区域的钝化层的厚度，降低在同时对芯片中的压焊块区域和熔丝窗口进行刻蚀过程中，由于刻蚀气体对熔丝窗口的介质层的刻蚀速度大于压焊块区域的氮化钛层的刻蚀速度而损坏熔丝窗口中的多晶熔丝区域的几率。方法包括：在芯片硅衬底上的多晶熔丝区域两侧设置场氧化层，设置在多晶熔丝区域两侧的场氧化层之间形成凹槽，所述多晶熔丝区域位于所述凹槽底部；在所述硅衬底上设置介质层，所述介质层覆盖所述硅衬底、场氧化层和所述多晶熔丝区域；在所述介质层上沉积钝化层。

【技术实现步骤摘要】

本专利技术涉及半导体芯片制造领域，尤其涉及一种制作芯片上熔丝窗口的方法及芯片上的熔丝窗口。
技术介绍
在制作半导体芯片上的电路的过程中，常常需要刻蚀出熔丝窗口。压焊块区域的膜层结构如图1所示，包括金属层(一般情况下为铝层)、氮化钛层和钝化层；在对结构如图1所示的压焊块区域进行金属熔丝时，需要将钝化层和氮化钛层刻蚀开，如图2所示；熔丝窗口的膜层结构如图3所示，包括多晶熔丝、介质层和钝化层；在对如图3所示结构的熔丝窗口进行多晶熔丝时，需要将钝化层和介质层刻蚀开，如图4所示。但是在很多情况下，在制作半导体芯片上的电路的过程中，需要对设置在同一晶片上的压焊块区域和熔丝窗口同时进行熔丝处理，针对这种情况，目前的处理方式如下:采用干法刻蚀对压焊块区域窗口和熔丝窗口进行刻蚀，以将压焊块区域的钝化层和氮化钛刻蚀掉，以及将熔丝窗口的钝化层和介质层刻蚀掉。上述方式存在以下技术缺陷:由于氮化钛的刻蚀气体对介质层的刻蚀速度要大于对氮化钛层的刻蚀速度，因此，可能会导致在刚刻蚀完氮化钛层时，已经刻蚀掉介质层且已经对多晶熔丝区域进行了较大程度的刻蚀，从而导致多晶熔丝受损较严重的问题，具体的可参见图5，图5为同时刻蚀压焊块区域和熔丝窗口的结构对比图。
技术实现思路
本专利技术实施例提供一种制作芯片上熔丝窗口的方法及芯片上的熔丝窗口，以增加芯片上覆盖在熔丝窗口的钝化层的厚度，降低在同时对芯片中的压焊块区域和熔丝窗口进行刻蚀过程中，由于刻蚀气体对熔丝窗口的介质层的刻蚀速度大于压焊块区域的氮化钛层的刻蚀速度而损坏熔丝窗口中的多晶熔丝区域的几率。一种制作芯片上熔丝窗口的方法，包括:在芯片硅衬底上的多晶熔丝区域两侧设置场氧化层，设置在多晶熔丝区域两侧的场氧化层之间形成凹槽，所述多晶熔丝区域位于所述凹槽底部；在所述硅衬底上设置介质层，所述介质层覆盖所述硅衬底、场氧化层和所述多晶熔丝区域；在所述介质层上沉积钝化层。较佳地，所述钝化层中覆盖在所述多晶熔丝区域的区域的厚度大于其他区域。较佳地，所述多晶熔丝区域两侧设置所述场氧化层之后，还包括:在所述场氧化层上设置多晶条。较佳地，所述凹槽的横截面为倒梯形，所述横截面为垂直于所述凹槽轴向的横截面。较佳地，所述硅衬底的材质为单晶硅。基于前述制作芯片上熔丝窗口的方法，本专利技术实施例该提供一种芯片上的熔丝窗口，该熔丝窗口包括:设置有多晶熔丝区域的硅衬底；设置在芯片硅衬底上、且位于多晶熔丝区域两侧的场氧化层，位于所述多晶熔丝区域两侧的场氧化层之间形成凹槽，所述多晶熔丝区域位于所述凹槽底部；覆盖在所述硅衬底、场氧化层和所述多晶熔丝区域上的介质层；覆盖在所述介质层上的钝化层。较佳地，所述钝化层中覆盖在所述多晶熔丝区域的区域的厚度大于其他区域。较佳地，所述场氧化层上设置有多晶条。较佳地，所述凹槽的横截面为倒梯形，所述横截面为垂直于所述凹槽轴向的横截面。较佳地，所述硅衬底的材质为单晶硅。本专利技术实施例中，在制作芯片上熔丝窗口时，首先在芯片硅衬底上的多晶熔丝区域两侧设置场氧化层，设置在多晶熔丝区域两侧的场氧化层之间形成凹槽，所述多晶熔丝区域位于所述凹槽底部；其次，在所述硅衬底上设置介质层，所述在介质层覆盖所述硅衬底、场氧化层和所述多晶熔丝区域；最后在所述介质层上沉积钝化层。采用本专利技术技术方案，由于在多晶熔丝区域两侧设置有氧化层，且两侧的氧化层之间形成凹槽，因此后续在沉积介质层和钝化层时，由于在沉积过程中时介质层和钝化层均有一定的流动性，因此，不仅在沉积过程中会在凹槽底部的多晶熔丝区域覆盖一层介质层、钝化层，而且位于凹槽两侧的部分介质层、钝化层也会流动到凹槽中，从而更进一步的增加覆盖在多晶熔丝区域的介质层和钝化层的厚度，从而相对于现有技术而言，采用本专利技术技术方案可以增加芯片上覆盖在熔丝窗口的钝化层的厚度，降低在同时对芯片中的压焊块区域和熔丝窗口进行熔丝过程中，由于刻蚀气体对熔丝窗口的介质层的刻蚀速度大于压焊块区域的氮化钛层的刻蚀速度而损坏熔丝窗口中的多晶熔丝区域的几率。附图说明图1为现有技术中压焊块区域的膜层结构示意图；图2为现有技术中在对压焊块区域进行熔丝处理过程中刻蚀压焊块区域的结构示意图；图3为现有技术中熔丝窗口的膜层结构；图4为现有技术中在对熔丝窗口进行熔丝处理过程中刻蚀熔丝窗口的结构示意图；图5为同时对芯片上的压焊块区域和熔丝窗口进行熔丝处理时，对压焊块区域和熔丝窗口进行刻蚀后的对比图；图6为本专利技术实施例中制作芯片上熔丝窗口的方法流程图；图7为本专利技术实施例中在芯片硅衬底上设置场氧化层的结构示意图；图8为本专利技术实施例中在硅衬底上沉积介质层的结构示意图；图9为本专利技术实施例中在介质层上沉积钝化层的结构示意图；图1Oa为本专利技术实施例中基于图7的基础上在场氧化层中设置多晶条的结构示意图；图1Ob为本专利技术实施例中基于图1Oa的基础上在硅衬底上设置介质层的结构示意图。具体实施例方式针对现有技术存在的上述问题，本专利技术实施例提供一种制作芯片上熔丝窗口的方法及芯片上的熔丝窗口，以增加芯片上覆盖在熔丝窗口的钝化层的厚度，降低在同时对芯片中的压焊块区域和熔丝窗口进行刻蚀过程中，由于刻蚀气体对熔丝窗口的介质层的刻蚀速度大于压焊块区域的氮化钛层的刻蚀速度而损坏熔丝窗口中的多晶熔丝区域的几率。制作芯片上熔丝窗口的方法，包括:首先，在芯片硅衬底上的多晶熔丝区域两侧设置场氧化层，设置在多晶熔丝区域两侧的场氧化层之间形成凹槽，所述多晶熔丝区域位于所述凹槽底部；其次，在所述硅衬底上设置介质层，所述介质层覆盖所述硅衬底、场氧化层和所述多晶熔丝区域；最后，在所述介质层上沉积钝化层。采用本专利技术技术方案，由于在多晶熔丝区域两侧设置有氧化层，且两侧的氧化层之间形成凹槽，因此后续在沉积介质层和钝化层时，由于在沉积过程中时介质层、钝化层有一定的流动性，因此，不仅在沉积过程中会在凹槽底部的多晶熔丝区域覆盖一层介质层、钝化层，而且位于凹槽两侧的部分介质层、钝化层也会流动到凹槽中，从而更进一步的增加覆盖在多晶熔丝区域的介质层和钝化层的厚度，从而相对于现有技术而言，采用本专利技术技术方案可以增加芯片上覆盖在熔丝窗口的介质层和钝化层的厚度，降低在同时对芯片中的压焊块区域和熔丝窗口进行熔丝过程中，由于刻蚀气体对熔丝窗口的介质层的刻蚀速度大于压焊块区域的氮化钛层的刻蚀速度而损坏熔丝窗口中的多晶熔丝区域的几率。下面结合说明书附图对本专利技术技术方案进行详细、清楚地描述。参见图6，为本专利技术实施例中制作芯片上熔丝窗口的方法流程图，该方法包括:步骤601、在芯片硅衬底I上的多晶熔丝区域11两侧设置场氧化层2，设置在多晶熔丝区域11两侧的场氧化层2之间形成凹槽3，该多晶熔丝区域11位于所述凹槽3底部，如图7所示。步骤602、在硅衬底I上设置介质层4，所述介质层4覆盖所述硅衬底1、场氧化层2和多晶熔丝区域11，如图8所示。步骤603、在介质层4上沉积钝化层5，如图9所示。较佳地，为进一步的降低在对芯片进行熔丝过程中损坏多晶熔丝区域的几率，本专利技术实施例中钝化层5中覆盖在所述多晶熔丝区域11的区域的厚度大于其他区域。如图9所示的Dl > D2，其中Dl为覆盖在多晶熔丝区域11处的钝化层的厚度，D2为覆盖在其他区域的钝化层的厚度。同样的，对于介质层，Cl > C2，其中Cl为覆盖在多晶熔丝区域本文档来自技高网...

【技术保护点】
一种制作芯片上熔丝窗口的方法，其特征在于，包括：在芯片硅衬底上的多晶熔丝区域两侧设置场氧化层，设置在多晶熔丝区域两侧的场氧化层之间形成凹槽，所述多晶熔丝区域位于所述凹槽底部；在所述硅衬底上设置介质层，所述介质层覆盖所述硅衬底、场氧化层和所述多晶熔丝区域；在所述介质层上沉积钝化层。

【技术特征摘要】
1.一种制作芯片上熔丝窗口的方法，其特征在于，包括: 在芯片硅衬底上的多晶熔丝区域两侧设置场氧化层，设置在多晶熔丝区域两侧的场氧化层之间形成凹槽，所述多晶熔丝区域位于所述凹槽底部； 在所述硅衬底上设置介质层，所述介质层覆盖所述硅衬底、场氧化层和所述多晶熔丝区域； 在所述介质层上沉积钝化层。2.按权利要求1所述的方法，其特征在于，所述钝化层中覆盖在所述多晶熔丝区域的区域的厚度大于其他区域。3.按权利要求1所述的方法，其特征在于，所述多晶熔丝区域两侧设置所述场氧化层之后，还包括: 在所述场氧化层上设置多晶条。4.按权利要求1 3任一项所述的方法，其特征在于，所述凹槽的横截面为倒梯形，所述横截面为垂直于所述凹槽轴向的横截面。5.按权利要求1 3任一项所述的方法,其特征在于,所述娃衬底的...

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：