一种沟槽栅型IGBT芯片制作方法技术

本发明专利技术公开了一种沟槽栅型IGBT芯片制作方法，选取两块N型半导体衬底，将其中第一块进行氧化或沉积，在衬底的硅表面形成包括氧化硅或氮氧化物在内的绝缘材料；对衬底表面的绝缘材料进行光刻与刻蚀，形成介质埋层；对第二块N型半导体衬底进行光刻与刻蚀，形成与介质埋层凹凸面相吻合的图形；将介质埋层与图形进行凹凸面对接，在高温下将两块衬底键合成一块；根据耐压要求和加工余量，分别对两块衬底进行减薄处理，将介质埋层控制在设计深度，形成芯片制作中间体；完成沟槽栅型IGBT芯片的制作过程。本发明专利技术降低了芯片的导通压降，优化了与关断损耗的折中关系，实现了更低的功耗，从而提高了IGBT芯片的功率密度、工作结温和可靠性。

【技术实现步骤摘要】

本专利技术涉及一种半导体IGBT (Insulted Gate Bipolar Transistor,绝缘栅双极型晶体管)芯片结构，尤其是涉及一种具有双重空穴阻挡效应的沟槽栅型IGBT芯片结构。
技术介绍
绝缘栅双极晶体管(IGBT )具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单的特点，被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。为了降低IGBT的导通压降，人们采用沟槽栅结构，将沟道从横向变为纵向，消除了导通电阻中RJFET的影响。同时缩小了元胞尺寸，大大提高元胞密度，每个芯片的沟道总宽度增加，减小了沟道电阻。另一方面，由于多晶硅栅面积增大，减少了分布电阻，有利于提高开关速度。如附 图I所示为常规沟槽栅IGBT，包括发射极I、门极2、P-阱3、N漂移区4、N缓冲区5和集电极6。新一代IGBT朝着更高功率密度，更高工作结温，更低功耗的方向发展，而众所周知，IGBT的导通压降Vceon与关断损耗存在矛盾关系。归根到底是因为IGBT的电导调制效应，即大的注入效率能增强器件在导通时的电导调制效应，降低导通压降，然而在关断时，大量的少数载流子需要更长的时间来完成本文档来自技高网...

【技术保护点】
一种沟槽栅型IGBT芯片制作方法，其特征在于，所述方法包括以下步骤：S10：选取两块N型半导体衬底；S20：将其中的第一块N型半导体衬底进行氧化或沉积，在N型半导体衬底的硅表面形成包括氧化硅或氮氧化物在内的绝缘材料；S30：对N型半导体衬底表面的包括氧化硅或氮氧化物在内的绝缘材料进行光刻与刻蚀，形成介质埋层（21）；S40：对第二块N型半导体衬底进行光刻与刻蚀，形成与步骤S30中介质埋层（21）凹凸面相吻合的图形；S50：将在步骤S30中由N型半导体衬底形成的介质埋层（21）与步骤S40中形成的图形进行凹凸面对接，在450℃～1150℃温度下将两块N型半导体衬底直接键合成一块；S60：根据耐压...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘国友，覃荣震，黄建伟，
申请(专利权)人：株洲南车时代电气股份有限公司，
类型：发明
国别省市：