绝缘栅双极晶体管及其制作方法技术

本发明专利技术实施例公开了一种绝缘栅双极晶体管及其制作方法。所述绝缘栅双极晶体管制作方法包括：采用轻掺杂的硅衬底作为漂移区；在所述漂移区内形成基区和沟槽栅区，所述基区位于所述沟槽栅区的两侧，且所述沟槽栅区的深度大于所述基区的深度；在所述基区内形成发射极区。本发明专利技术所提供的绝缘栅双极晶体管制作方法，通过在漂移区内形成沟槽栅区，从而使得导电沟道垂直化，且由于沟槽栅区的深度大于所述基区的深度，因此不存在JFET区，使得电流更加均匀。这种具有沟槽栅区结构的绝缘栅双极晶体管不仅可减小芯片的面积，而且可减小产生闩锁效应发生的几率。

【技术实现步骤摘要】

本专利技术涉及半导体器件制作工艺
，更具体地说，涉及一种。
技术介绍
绝缘栅双极晶体管(InsulateGate Bipolar Transistor, IGBT)是由 BJT(双极型三极管)和MOSFET(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点，非常适合应用于直流电压为600V及以上的变流系统，如交流电机、变频器、开关电源、照明电路、牵引传动等领域。现有的耐高压1200V的IGBT多为平面栅型结构，其制作工艺一般包括如下步骤 (I) 一次氧化；(2) ring的光亥_刻蚀；(3)场区注入和退火；⑷有源区SDG的光刻、刻蚀和退火；(5)栅氧和多晶硅的生长；(6) 017的光刻和刻蚀；(7) -冊11注入；(8)吧0注入；(9)厚氧淀积；(10)孔的光刻和刻蚀；(11)孔注入和回流；(12)金属溅射、光刻和刻蚀；(13)pad刻蚀。依照上述工艺步骤所形成的平面栅型IGBT的结构示意图如图I所示，在该IGBT结构中，位于栅极2下方的漂移区1，夹在两个相邻的基区3中间(所以相邻基区3之间的漂移区I又称JFET区)，正向导通时电流将会过度拥挤在这个区域，导致导通电阻增大。增加栅极2的长度可以缓解这种情况，但是也浪费了硅片面积，使成本增加。除此之外，当电流流过发射极区4下面的基区3时，由于存在电阻，因此会形成一个电压降，当此电压降超过O. 7V时会使发射极区4和其下面的基区3所形成的PN结导通，于是寄生的PNPN晶闸管会开启，导通的电流便不受施加在栅极2上的电压的控制，导致器件无法关断，进而失效，即产生了闩锁效应。
技术实现思路
有鉴于此，本专利技术提供一种，应用该方法所制作的绝缘栅双极晶体管，不仅可减小芯片的面积，降低成本，而且还可以减小闩锁效应发生的几率。为实现上述目的，本专利技术提供如下技术方案一种绝缘栅双极晶体管制作方法，该方法包括采用轻掺杂的硅衬底作为漂移区；在所述漂移区内形成基区和沟槽栅区，所述基区位于所述沟槽栅区的两侧，且所述沟槽栅区的深度大于所述基区的深度； 在所述基区内形成发射极区。优选的，上述方法中，在所述基区内形成发射极区之后，还包括在所述漂移区上形成层间介质；在所述层间介质内形成接触孔。优选的，上述方法还包括在所述基区内形成与发射极区相邻的接触孔区。优选的，上述方法中，在所述基区内形成与发射极区相邻的接触孔区，具体包括在所述漂移区内形成基区和沟槽栅区之后，通过离子注入工艺在基区内形成第一次接触孔注入区；在所述层间介质内形成接触孔之后，通过离子注入工艺在基区内形成第二次接触孔注入区。优选的，上述方法中，在所述漂移区内形成基区和沟槽栅区，具体包括通过离子注入工艺在所述漂移区内形成基区；通过光刻、刻蚀工艺在所述漂移区内形成沟槽，且所形成的沟槽的深度大于所述基区的深度；在所述沟槽内依次填充栅介质层和栅极材料，从而形成沟槽栅区。优选的，上述方法中，在所述漂移区内形成基区和沟槽栅区，具体包括通过光刻、刻蚀工艺在所述漂移区内形成沟槽；在所述沟槽内依次填充栅介质层和栅极材料，从而形成沟槽栅区；通过离子注入工艺在所述漂移区内形成基区，所形成的基区的深度小于所述沟槽栅区的深度。本专利技术还提供了一种绝缘栅双极晶体管，该绝缘栅双极晶体管包括漂移区；位于漂移区内的沟槽栅区；位于漂移区内、沟槽栅区两侧的基区；位于基区内、沟槽栅区两侧的发射极区；其中，所述沟槽栅区的深度大于所述基区的深度。优选的,上述绝缘栅双极晶体管还包括位于基区内、与发射极区相邻的接触孔区。优选的，上述绝缘栅双极晶体管中，所述发射极区与基区和接触孔区的掺杂类型均相反；所述发射极区与漂移区的掺杂类型相同。优选的，上述绝缘栅双极晶体管中，所述漂移区为轻掺杂的硅衬底。从上述技术方案可以看出，本专利技术所提供的绝缘栅双极晶体管制作方法包括采用轻掺杂的硅衬底作为漂移区；在所述漂移区内形成基区和沟槽栅区，所述基区位于所述沟槽栅区的两侧，且所述沟槽栅区的深度大于所述基区的深度；在所述基区内形成发射极区。本专利技术所提供的绝缘栅双极晶体管制作方法，在漂移区内形成基区和沟槽栅区，且沟槽栅区的深度大于所述基区的深度，从而使得导电沟道垂直化，并且不存在JFET区电阻，使得电流更加均匀。当有大电流流过时，因为空穴电流流过面积更大的区域，因此不容易使寄生的晶闸管导通，从而不易于产生闩锁效应；又由于导电沟道的垂直化，因此可大大增加面电流密度，同等电流情况下可使芯片面积减小，进而降低生产成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中常见的平面栅型绝缘栅双极晶体管的结构示意图；图2为本专利技术实施例所提供的一种绝缘栅双极晶体管制作方法的流程示意图；图3 图25为本专利技术实施例所提供的绝缘栅双极晶体管制作过程中器件的剖面结构示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。 在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。现有的绝缘栅双极晶体管(IGBT)多为平面栅型结构，这种结构在栅极下方存在JFET区，当电流流经此区域时将使得导通电阻增大。虽然增加栅极长度可在一定程度上减小导通电阻，但这将浪费硅片面积，使得成本升高。而且，平面栅型IGBT易于产生闩锁效应。基于此，本专利技术提供了一种。所述绝缘栅双极晶体管包括漂移区；位于漂移区内的沟槽栅区；位于漂移区内、沟槽栅区两侧的基区；位于基区内、沟槽栅区两侧的发射极区；其中，所述沟槽栅区的深度大于所述基区的深度。所述绝缘栅双极晶体管制作方法包括采用轻掺杂的硅衬底作为漂移区；在所述漂移区内形成基区和沟槽栅区，所述基区位于所述沟槽栅区的两侧，且所述沟槽栅区的深度大于所述基区的深度；在所述基区内形成发射极区。本专利技术所提供的绝缘栅双极晶体管制作方法，首先采用轻掺杂的硅衬底作为漂移区，接着在所述漂移区内形成了基区和沟槽栅区，所述沟槽栅区结构即是栅区位于沟槽内的结构，具有沟槽栅区的IGBT，相比平面栅型IGBT来说，其导电沟道不再呈水平方向，而是呈竖直方向，而且，具有沟槽栅区的IGBT，不存在JFET区电阻，从而可使电流更加均匀。当有大电流流过时，因为空穴电流流过面积更大的区域，因此不容易使寄生的晶闸管导通，从而不易于产生闩锁效应；又由于导电沟道为竖直方向，因此可大大增加面电流密度，同等电流情况下可使芯片面积减小，进而降低生产成本。下面结合附图详细描述本专利技术所提供的。参考图2，图2为本专利技术实施例所提本文档来自技高网...

【技术保护点】
一种绝缘栅双极晶体管制作方法，其特征在于，包括：采用轻掺杂的硅衬底作为漂移区；在所述漂移区内形成基区和沟槽栅区，所述基区位于所述沟槽栅区的两侧，且所述沟槽栅区的深度大于所述基区的深度；在所述基区内形成发射极区。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙宝刚，左小珍，朱阳军，卢烁今，吴振兴，赵佳，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：