IGBT器件及其制作方法技术

本发明专利技术实施例公开了一种IGBT器件及其制作方法，该方法包括：提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。本发明专利技术实施例在器件的阱区内形成的是高掺杂浓度的浅结，降低了源区与阱区接触面的接触电阻，避免了闩锁效应，且由于浅结并未扩散到沟道处，保证了该IGBT器件具有较低的阈值电压，改善了器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，更具体地说，涉及一种IGBT器件及其制作方法。
技术介绍
绝缘栅双极型晶体管(InsulatedGate Bipolar Transistor,简称 IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。对于平面栅结构的IGBT器件，如图I所示，以N型沟道为例，主要包括N型轻掺杂(N-)的衬底101及其正面上的栅介质层104、栅极105 ；位于N-衬底101表面内的P型阱区102 ( 一般为P型轻掺杂)，位于P型阱区102表面内的N型源区103 ；位于P型阱区102和N型源区103表面上的发射极106 ；位于N-衬底101背面的P型重掺杂漏区107，位于漏区107表面的集电极108。图I所示的衬底101的等效电路结构如图2所示，图I中的IGBT器件具有3个PN结，即图中的Jl、J2和J3，II、12为该IGBT器件导通时的电流走向，理想情况下，由N型源区103和P型阱区102形成的PN结J3的电阻很小(图2中的电阻R即为J3结的等效电阻)，且J3 —般情况下不会开启。但是，实际上由于N型源区103和P型阱区102的掺杂浓度较低，J3结的等效电阻就较大，当器件导通时，N型源区103和P型阱区102的接触面就会有空穴的横向流动，使J3结导通，即使NPN管的基区导通，形成电流13，如此就形成内部反馈放大电路，该内部反馈电路的电流走向为，NPN管的基区-NPN管的集电极-PNP管的基区-PNP管的集电极-NPN管的基区，当流经NPN管的基区的反馈电流足够大时，在电路内部形成持续不断的内部反馈电流，可以使IGBT器件脱离栅极的控制，从而使栅极失效，这种现象称为闩锁效应。闩锁效应通常还会引起器件击穿和烧毁等问题。 现有技术中往往采用2种方式避免闩锁效应，一是直接增大N型源区103和P型阱区102的注入剂量，减小二者的电阻，从而有效的降低J3结的横向接触电阻；如图3所示，二是在形成源区103之前，先采用扩散工艺形成一个较深的高浓度P+掺杂区109，P+掺杂区109直接覆盖到源区103的下方，且深度要大于阱区102的深度，由于P+掺杂区109存在，J3结的等效电阻即为P+掺杂区109与N型源区103的接触电阻，由于P+掺杂区109的浓度大于P型阱区102的浓度，从而减小J3结的横向接触电阻。但是，实际生产中发现，采用现有技术的两种方法生产的IGBT器件，虽然减轻了闩锁效应，但是均在一定程度上提高了器件的阈值电压，使器件的开启变得困难
技术实现思路
本专利技术实施例提供了一种IGBT器件及其制作方法，解决了现有技术中的问题，在消除闩锁效应的同时，改善了器件的性能。为实现上述目的，本专利技术实施例提供了如下技术方案一种IGBT器件制作方法，包括提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。优选的，在所述阱区内形成掺杂区的过程具体为在所述栅区上形成第二栅介质层；以具有掺杂区图形的第二栅介质层为掩膜，采用离子注入工艺在所述阱区内注入所述掺杂区杂质；采用退火工艺激活所述掺杂区杂质，形成掺杂区。优选的，所述具有掺杂区图形的第二栅介质层覆盖部分位于栅区之外的源区区域。优选的，所述掺杂区的掺杂类型与所述阱区的掺杂类型相同，且与所述源区的掺杂类型相反。优选的，所述退火工艺的温度为900°C -1000°C。优选的，所述退火工艺的时间为30min-90min。优选的，还包括在具有掺杂区的基底上形成金属层；在所述栅区表面上形成栅极，在所述源区表面上形成发射极；在金属化的基底表面上覆盖钝化层；对所述基底的背面减薄后形成集电区；在所述集电区形成集电极。优选的，形成所述集电区的过程为在所述基底的背面减薄后注入集电区杂质离子；采用激光退火的方式激活所述集电区的杂质离子，形成所述集电区。本专利技术实施例还公开了一种IGBT器件，包括基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；位于所述阱区内的掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。优选的，还包括位于所述栅区表面上的第二栅介质层，位于所述第二栅介质层表面上的栅极；位于所述源区表面上的发射极；位于所述基底背面的集电区和集电极。与现有技术相比，上述技术方案具有以下优点本专利技术实施例提供的IGBT器件及其制作方法，通过在器件的阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。也就是说，本专利技术实施例在器件的阱区内形成的是高掺杂浓度的浅结，由于浅结的形成过程容易控制，从而能够精确控制该浅结的横向扩散区域，以保证该高掺杂浓度的浅结能够扩散到源区下方而不至于扩散到沟道处。因此，由于高浓度浅结的注入，降低了源区与阱区接触面的接触电阻，当IGBT器件中的空 穴电流从该接触面流过时，由于电阻比较低，所以会产生比较小的电压降，不足以引起闩锁效应，而且由于该浅结并未扩散到沟道处，从而保证了该IGBT器件具有较低的阈值电压，改善了器件的性能。附图说明通过附图所示，本专利技术的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图I为现有技术中IGBT器件的结构图；图2为现有技术中IGBT器件的等效电路图；图3为现有技术中增加深P+掺杂区后的IGBT器件的结构图；图4-图9为本专利技术实施例公开的IGBT芯片制造方法的剖面图。具体实施例方式正如
技术介绍
所述，采用现有技术中的方法虽然减轻了闩锁效应，但是器件的阈值电压升高了，专利技术研究发现，出现这种问题的原因是，不论是提高阱区的掺杂浓度还是增加较深的高浓度掺杂区，都会增加栅极下方的沟道区的掺杂浓度，也就是直接导致栅极下面的P型层反型困难，从而使器件的阈值电压升高。现有技术中方法一出现上述问题是必然的，因为其提高的是整个阱区的掺杂浓度，专利技术人发现，方法二中出现上述问题的根本原因在于该掺杂区的结深较深，在深结注入后，必须采用高温长时间的退火工艺，才能完成深结的推进，在深结纵向扩散的过程中，横向扩散也是不可避免的，而且深结的横向扩散很不容易控制，一旦扩散到栅极下面的沟道区，就会增加沟道区的掺杂浓度，从而导致器件的阈值电压升高。基于此，本专利技术实施例提供了一种IGBT器件制作方法，包括提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；在所述阱区内形成掺杂区，所述掺杂区的横向宽度未本文档来自技高网...

【技术保护点】
一种IGBT器件制作方法，其特征在于，包括：提供基底，所述基底包括本体层、位于所述本体层表面内的阱区和源区以及位于所述本体层表面上的第一栅介质层和栅区；在所述阱区内形成掺杂区，所述掺杂区的横向宽度未深入到所述栅区下方的沟道区，并且所述掺杂区的深度小于所述阱区的深度，大于所述源区的深度，掺杂浓度大于所述阱区的掺杂浓度。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙宝刚，吴振兴，朱阳军，卢烁今，赵佳，田晓丽，左小珍，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：