一种FS-IGBT器件的制备方法技术

一种FS-IGBT器件的制备方法，属于功率半导体器件技术领域。本发明专利技术使用衬底上进行N型杂质注入形成场截止层，然后生长外延层，制作正面图形，然后背部减薄，背部P型集电区注入并退火，背部金属化的方法来制作场截止型晶体管，可以使场截止层杂质充分激活。此外，通过控制热预算及背部减薄的位置，本方法可以在场截止层与P型集电区之间引入N型过渡区，提高器件性能。

【技术实现步骤摘要】

本专利技术属于功率半导体器件
，涉及绝缘栅双极性晶体管(IGBT)，尤其是场截止型绝缘栅双极性晶体管(FS-IGBT)的制备方法。
技术介绍
功率半导体技术是电力电子技术的核心，随着微电子技术的发展，栅控功率器件为代表的现代功率半导体技术从20世纪80年代得到了迅速发展，进而极大地推动了电力电子技术的进步。功率MOS管是电压控制型器件，可以通过控制栅压来控制器件的开关，驱动电路 结构简单，单一载流子导电特性使其开关特性优异。然而多子器件无法在漂移区产生电导调制效应，不适合应用于高压领域中。目前中压大功率的电力电子器件已经形成GT0、IGCT、IGBT、IEGT相互竞争不断创新的技术市场。IGBT与GTO相比，通过器件栅端电压控制器件开关，使驱动电路简单，IGBT与功率MOS相比，电导调制效应可以降低正向导通压降，使得静态功率损耗较小。因而，IGBT在中高压应用中占据了很大的市场份额。自上世纪90年代以来，经过不断的发展，国际上IGBT制作已经步入成熟，目前已经商业量产的IGBT电压范围涵盖从370V至6500V，电流从2A到4000A不等，形式包括单管及模块。从结构上面来讲，IGBT在纵向电场分布上经历了 PT (穿通型)、NPT (非穿通型)及FS (场截止型)，在沟道结构上主要有Planer (平面型)和Trench (沟槽型)。第一代PT (穿通型)运用P+型CZ硅片为衬底，外延N-层作为漂移区，由于衬底P+集电极掺杂浓度很高，发射效率过大，导致拖尾时间长，关断损耗无法接受。因而，PT型IGBT需要使用载流子寿命控制技术来减少载流子寿命，减小关断损耗，但这种方法会使器件呈现出电压负温系数，无法并联使用。NPT型IGBT使用FZ硅片，让衬底直接作为漂移区，使用透明阳极技术，拥有低发射效率的特点，从而免去了使用寿命控制技术，使得器件拥有电压正温系数。这使得IGBT可以并联使用，大幅扩展了器件的应用范围。但NPT-IGBT由于漂移区过长，有正向导通压降较大的缺点。FS-IGBT利用N型场截止层使得电场分布由NPT型的三角形分布转为了类梯形分布，缩短了器件的厚度，大幅降低了器件的导通压降和损耗。但这给工艺增加了难度，目前通常采用先做正面工艺，背部薄片后背注的方式来引入FS层，由于要保护正面金属图形，退火温度不能过高，此时杂质激活率很低，影响器件性能。部分厂家采用激光退火的方式来解决这一问题，虽然这种先进的工艺技术可以解决杂质激活率过低的问题，但无法使杂质推进，并且由于波长的限制，退火深度有一定限制，只能在背部集电区处获得一层较薄的FS层，该FS层无法使器件的耐压水平达到最大，此外较薄的FS层会对器件的可靠性造成影响，关断时容易产生振荡。
技术实现思路
本专利技术提供一种FS-IGBT器件的制备方法，该方法直接在衬底硅片上注入N型杂质并退火形成场截止层，然后生长外延，使用外延层作为漂移区，并在外延层表面制作器件表面图形，然后背部减薄硅片，背部注入P型杂质并退火形成P型集电区，最后背部金属化形成金属化集电极。该工艺过程可以避免使用薄片加工工艺，在保证硅片完整性的前提下，降低了工艺难度。背部场截止层杂质的激活无需使用激光退火，降低了工艺过程对设备的要求，节约了成本。此外，该工艺过程可以根据背部减薄程度来调整FS层的位置，获得更优异的器件性能。 本专利技术的技术方案如下一种FS-IGBT器件的制备方法，如图2所示，包括以下步骤步骤I :选取半导体衬底；步骤2 :去除半导体衬底表面氧化层并注入N型杂质并高温推结形成场截止层(FS层)；步骤3:生长外延层；步骤4 :在外延层中制作IGBT器件所需的正面结构；步骤5 :半导体衬底背面减薄；步骤6 :半导体衬底背面注入P型杂质并高温推结形成P型集电区；步骤7 :背部金属化形成金属化集电极。本专利技术提供的FS-IGBT器件的制备方法与现有的FS-IGBT器件的制备方法不同之处在于现有的FS-IGBT器件的制备方法通常采用先做正面工艺，然后背部薄片后背注的方式来引入FS层，由于要保护正面金属图形，退火温度不能过高(一般不超过460°C)，在这种低温退火条件下，注入FS层的杂质不仅无法推结而且激活率很低，且激活率受温度变化影响很大，这些问题会严重影响器件的整体性能。虽然部分厂家采用激光退火的方式来解决这一问题，虽然这种先进的工艺技术可以解决杂质激活率过低的问题，但无法使杂质推进，并且由于波长的限制，退火深度有一定限制，只能在背部集电区处获得一层较薄的FS层，该FS层无法使器件的耐压水平达到最大，此外较薄的FS层会对器件的可靠性造成影响，关断时容易产生振荡。本专利技术在制作器件正面图形之前首先在衬底硅片上制作FS层，由于正面图形尚未制作，对于FS层的注入杂质，可采用高温退火工艺以获得所需厚度及位置且高激活率的FS层。需要进一步说明的是I、场截止层注入杂质可为磷、砷或其它带有施主能级的杂质。2、场截止层的高温推结条件要考虑正面工艺热预算。3、外延层生长时需要根据制作器件的参数调整外延层的厚度与掺杂浓度。4、在外延层中制作IGBT器件所需的正面结构时，包括栅极结构，且栅极结构可以是平面栅结构、沟槽栅结构，也可以是以平面栅或沟槽栅为基础含有埋层的栅极结构。5、背部衬底减薄厚度以及减薄后场截止层与背部P型集电区的间距可以根据设计需求变化。6、所述半导体衬底可采用硅(Si)、碳化硅(SiC)J^t-(GaAs)或者氮化镓(GaN)坐寸ο入图12所示，通过Medici仿真，我们可以发现如果FS层的位置紧邻P型集电区，器件性能较差，耐压只有1573V，随着FS层与P+集电区距离的加大，耐压增大到极大值后减小。此外，较大的间距可以给FS-IGBT器件反向恢复时提供额外的载流子，获得更软的恢复特性，避免反向恢复过程中振荡的产生，有利于提高器件的可靠性。然而，利用Tsuprem4软件得到传统工艺磷注入的分布如图13所示，投影距离无法满足深埋FS层的要求，且获得的FS层厚度很薄。在本方法中，可以通过高温推结过程充分激活FS层杂质，控制背部减薄厚度来调整背部P型集电区的位置，因而通过计算FS层的热预算并精确控制背部减薄的厚度可以获得深埋FS层。综上所述，本专利技术提供一种FS-IGBT器件的制备方法，该方法直接在衬底硅片上注入N型杂质并退火形成场截止层，然后生长外延，使用外延层作为漂移区，并在外延层表面制作器件表面图形，然后背部减薄硅片，背部注入P型杂质并退火形成P型集电区，最后背部金属化形成金属化集电极。该工艺过程可以避免使用薄片加工工艺，在保证硅片完整性的前提下，降低了工艺难度。背部场截止层杂质的激活无需使用激光退火，降低了工艺过程对设备的要求，节约了成本。此外，该工艺过程可以根据背部减薄程度来调整FS层的位 置，获得更优异的器件性能。附图说明图I为本专利技术基本工艺流程图。图2到图11为本专利技术部分工艺过程中器件结构示意图。图12为P型集电区同FS层间距的大小与器件耐压关系的仿真结果图。其中横轴表示P型集电区同FS层间距，纵轴表示器件耐压大小。图13为离子注入工艺，在注入剂量为lE12/cm2时，不同注入能量条件下，杂质分布图。具体实施例方式一种功率器件的制作方法，以沟槽场截止型绝缘栅双极性晶体管为例，包本文档来自技高网...

【技术保护点】
一种FS？IGBT器件的制备方法，包括以下步骤：步骤1：选取半导体衬底；步骤2：去除半导体衬底表面氧化层并注入N型杂质并高温推结形成场截止层；步骤3：生长外延层；步骤4：在外延层中制作IGBT器件所需的正面结构；步骤5：半导体衬底背面减薄；步骤6：半导体衬底背面注入P型杂质并高温推结形成P型集电区；步骤7：背部金属化形成金属化集电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：李泽宏，杨文韬，单亚东，夏小军，李长安，张蒙，张金平，任敏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：