本发明专利技术公开了一种绝缘栅双极晶体管，本发明专利技术的绝缘栅双极晶体管在N型基区表面设置有P型基区、N+源区、栅氧化层和栅极介质，在N型基区下表面设置了多晶P型半导体材料作为器件的背P+发射区；本发明专利技术的绝缘栅双极晶体管降低了器件的导通电阻，提高了器件的高频应用能力。本发明专利技术还提供了一种绝缘栅双极晶体管的制备方法。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种绝缘栅双极晶体管，本专利技术的绝缘栅双极晶体管在N型基区表面设置有P型基区、N+集电区、栅氧化层和栅极介质，在N型基区下表面设置了多晶P型半导体材料作为器件的背P+发射区；本专利技术的绝缘栅双极晶体管降低了器件的导通电阻，提高了器件的高频应用能力。本专利技术还提供了一种绝缘栅双极晶体管的制备方法。【专利说明】
本专利技术涉及到一种绝缘栅双极晶体管，本专利技术还涉及一种绝缘栅双极晶体管的制备方法。
技术介绍
绝缘栅双极晶体管(InsulatedGate Bipolar Transistor,简称 IGBT)是一种集金属氧化物半导体场效应管(MOSFET)的栅电极电压控制特性和双极晶体管(BJT)的低导通电阻特性于一身的半导体功率器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，有着广阔的发展和应用前景。一般说来，从IGBT的正面结构区分，可以把IGBT分为平面型和沟槽栅型两种结构；从IGBT击穿特性区分，可以分为穿通型和非穿通型两种结构，穿通型在器件背面P+表面具有N+缓冲层，其通态压降比非穿通型要小，同时穿通型器件也增加了器件的制造难度。
技术实现思路
本专利技术提供。一种绝缘栅双极晶体管，其特征在于:包括:N型基区，由N+缓冲层和N-基区叠加组成；P型基区、N+集电区、栅氧化层和栅极介质，位于N型基区上方；背P+发射区，为多晶P型半导体材料，位于N型基区的N+缓冲层下方。一种绝缘栅双极晶体管的制备方法，其特征在于:包括如下步骤:对N型片进行双面N型杂质扩散；通过减薄抛光去除上表面N型杂质扩散层和部分去除下表面N型杂质扩散层:在上表面形成P型基区、N+集电区、栅氧化层和栅极介质；在下表面淀积多晶P型半导体材料，形成背P+发射区。传统绝缘栅双极晶体管的背P+发射区通过注入退火形成，本专利技术的绝缘栅双极晶体管将多晶P型半导体材料设置为器件的背P+发射区，降低了器件的导通电阻，提高了器件高频应用的范围。【专利附图】【附图说明】图1为本专利技术的一种绝缘栅双极晶体管的剖面示意图；图2为本专利技术的第二种绝缘栅双极晶体管的剖面示意图。其中，1、背P+发射区；2、N+缓冲层；3、N-基区；4、P型基区；5、N+集电区；6、栅氧化层；7、栅极介质。【具体实施方式】实施例1图1为本专利技术的一种绝缘栅双极晶体管的剖面图，下面结合图1详细说明本专利技术的半导体装置。一种绝缘栅双极晶体管，包括:背P+发射区1，为P传导类型多晶半导体硅材料，厚度为0.2um,硼原子表面掺杂浓度为5E17cm_3 ；N+缓冲层2，位于背P+发射区I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为5E13Cm_，lE16Cm_3，厚度为30um ;N_基区3，位于N+缓冲层2之上，为N传导类型的半导体硅材料，厚度为200um，磷原子掺杂浓度为5E13cm_3 ；P型基区4，位于N-基区3之上，为硼原子重掺杂的半导体硅材料，厚度为5um ；N+集电区5，位于P型基区4之上，为磷原子重掺杂的半导体硅材料，厚度为2um ;栅氧化层6，为娃材料的氧化物，位于器件表面；栅极介质7,位于栅氧化层6表面,为重掺杂的多晶半导体硅材料。本实施例的工艺制造流程如下:第一步，对N型硅片进行双面磷杂质扩散；第二步，通过减薄抛光去除上表面N型杂质扩散层和去除下表面部分N型杂质扩散层，形成N+缓冲层2和N-基区3:第三步，在上表面形成P型基区4、N+集电区5、栅氧化层6和栅极介质7 ；第四步，在下表面淀积形成P型多晶半导体材料，形成背P+发射区1，如图1所示。然后在此基础上，淀积金属铝，然后光刻腐蚀进行反刻铝，为器件引出集电极和栅电极，通过背面金属化工艺为器件引出发射极。实施例2图2为本专利技术的第二种绝缘栅双极晶体管的剖面图，下面结合图2详细说明本专利技术的半导体装置。一种绝缘栅双极晶体管，包括:背P+发射区1，为P传导类型多晶半导体硅材料，厚度为0.2um,硼原子表面掺杂浓度为5E17cm_3 ；N+缓冲层2，位于背P+发射区I之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为5E13Cm_，lE16Cm_3，厚度为30um ;N_基区3，位于N+缓冲层2之上，为N传导类型的半导体硅材料，厚度为200um，磷原子掺杂浓度为5E13cm_3 ；P型基区4，位于N-基区3之上，为硼原子重掺杂的半导体硅材料，厚度为5um ；N+集电区5，位于P型基区4之上，为磷原子重掺杂的半导体硅材料，厚度为2um ;栅氧化层6，为娃材料的氧化物，位于器件沟槽内；栅极介质7,位于沟槽内栅氧化层6表面,为重掺杂的多晶半导体硅材料。本实施例的工艺制造流程如下:第一步，对N型硅片进行双面磷杂质扩散；第二步，通过减薄抛光去除上表面N型杂质扩散层和去除下表面部分N型杂质扩散层，形成N+缓冲层2和N-基区3:第三步，在上表面形成P型基区4、N+集电区5、沟槽结构栅氧化层6和沟槽结构栅极介质7 ；第四步，在下表面淀积形成P型多晶半导体材料，形成背P+发射区1，如图2所示。然后在此基础上，淀积金属铝，然后光刻腐蚀进行反刻铝，为器件引出集电极和栅电极，通过背面金属化工艺为器件引出发射极。通过上述实例阐述了本专利技术，同时也可以采用其它实例实现本专利技术，本专利技术不局限于上述具体实例，因此本专利技术由所附权利要求范围限定。【权利要求】1.一种绝缘栅双极晶体管，其特征在于:包括: N型基区，由N+缓冲层和N-基区叠加组成，为N型半导体材料； P型基区、N+集电区、栅氧化层和栅极介质，位于N型基区上方； 背P+发射区，为多晶P型半导体材料，位于N型基区的下方。2.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的背P+发射区的厚度0.lum?0.7um。3.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的背P+发射区表面的掺杂浓度大于等于lE17cm_3。4.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的N+缓冲层的厚度5um?30umo5.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的N+缓冲层的掺杂浓度lE14cm3?lE17cm 3。6.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的N+缓冲层的掺杂浓度从下向上逐渐降低。7.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的N-基区的掺杂浓度为lE13cm3?lE17cm 3。8.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的栅氧化层和栅极介质可以位于器件表面，为平面结构。9.如权利要求1所述的绝缘栅双极晶体管，其特征在于:所述的栅氧化层和栅极介质可以位于器件沟槽内，为沟槽结构。10.如权利要求1所述的一种绝缘栅双极晶体管的制备方法，其特征在于:包括如下步骤: 1)对N型片进行双面N型杂质扩散； 2)通过减薄抛光去除上表面N型杂质扩散层和去除下表面部分N型杂质扩散层: 3)在上表面形成P型基区、N+集电区、栅氧化层和栅极介质； 4)在下表面形成多晶P型半导体材料，形成背P+发射区。【文档编号】H01L21/331GK103681810SQ201210320208【公开日】2014年3月26日 申请日期:2012年9月1日 优先权日:2本文档来自技高网...
【技术保护点】
一种绝缘栅双极晶体管，其特征在于：包括：N型基区，由N+缓冲层和N‑基区叠加组成，为N型半导体材料；P型基区、N+集电区、栅氧化层和栅极介质，位于N型基区上方；背P+发射区，为多晶P型半导体材料，位于N型基区的下方。
【技术特征摘要】
【专利技术属性】
技术研发人员：朱江，
申请(专利权)人：朱江，
类型：发明
国别省市：浙江;33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。