绝缘栅双极晶体管制造技术

本发明专利技术提供一种IGBT，其具有发射极侧(11)上的发射极电极(2)与集电极侧(15)上的集电极电极(25)之间的层，包括：集电极侧(15)上的集电极层(9)，漂移层(8)，第二传导率类型的基极层(4)，第一源区(7)，其在基极层(4)上朝发射极侧(11)设置，沟槽栅电极(3)，其设置在基极层(4)的侧面，并且比基极层(4)更深地延伸到漂移层(8)中，阱(5)，其设置在基极层(4)的侧面，并且比基极层(4)更深地延伸到漂移层(8)中，增强层(6)，其围绕基极层(4)，使得增强层(6)将基极层(4)与漂移层(8)和阱(5)完全分隔，作为对发射极电极(2)的补充的导电层(32)，其覆盖阱(5)，其中导电层(32)通过第二电绝缘层(36)与阱(5)分隔，第三绝缘层(38)，其在导电层(32)之上具有凹口(39)，使得导电层(32)电接触发射极电极(2)。

【技术实现步骤摘要】
【国外来华专利技术】绝缘栅双极晶体管
本专利技术涉及功率半导体器件领域。它涉及如权利要求1的导言所述的绝缘栅双极。
技术介绍
图1示出具有平面栅电极的现有技术IGBT 120。IGBT 120是一种具有四层结构的器件，该层设置在发射极侧11上的发射极电极(emitter electrode)2与集电极侧15 (其与发射极侧11相对设置)上的集电极电极(collector electrode)25之间。(n_)掺杂漂移层8设置在发射极侧11与集电极侧15之间。P掺杂基极层4设置在漂移层8与发射极电极2之间，该基极层4与发射极电极2直接电接触。η-掺杂源区7设置在发射极侧11 (其嵌入平面基极层4)上，并且接触发射极电极2。平面栅电极31设置在发射极侧11之上。平面栅电极31通过第一绝缘层34与基极层4、第一源区7和漂移层8电绝缘。存在第三绝缘层38，其设置在平面栅电极31与发射极电极2之间。在集电极侧，集电极层9设置在漂移层8与集电极电极25之间。这种平面MOS单元设计在应用于BiMOS类型开关概念时呈现许多缺点。该装置因多种效应而具有高通态损耗。平面设计提供横向MOS沟道，该横向MOS沟道其遭受单元附近的载流子扩张(又称作JFET效应)。因此，平面单元呈现低载流子增强。此外，由于横向沟道设计，平面设计还因MOS沟道的横向电子扩张而遭受空穴排流效应(hole drain effect)(PNP效应)。单元之间的区域提供PiN 二极管部分的强电荷增强。但是，这种PiN效应在具有低单元封装密度(区域中的低数量的单元)的高电压装置中只能呈现正面影响。为了实现降低的沟道电阻，以较小单元封装密度来制作平面装置，并且这只能采用窄间距(两个单元之间的距离)来补偿，由此降低PiN效应。高损耗通过引入η掺杂增强层(其围绕平面基极层)来降低。与阻塞能力有关，平面设计因单元中以及单元之间的低峰值场而提供良好阻塞能力。平面设计能够具有栅电极下面的大MOS积聚区以及大关联电容。然而，装置因在单元之间施加场氧化物类型层以用于密勒电容降低而呈现良好可控性。因此，对于平面设计能够实现良好可控性和低开关损耗。此外，对于所需短路电流能够易于调整平面设计中的单元密度。考虑上述所有效应，因此，现有技术平面单元对场氧化物层应用极窄单元和宽间距。作为对平面设计的代替，引入了如图2所示具有沟槽MOS单元设计的现有技术IGBT 130，其中沟槽栅电极3通过第一绝缘层34与基极层4、第一源区7和漂移层8电绝缘。沟槽栅电极3设置在相同平面上且横向于基极层4，并且比基极层4更深地延伸到漂移层8中。通过这类沟槽栅电极设计，通态损耗较低，因为沟槽设计提供垂直MOS沟道，这提供沿垂直方向的电子的增强注入，并且没有遭受单元附近的电荷扩张(所谓的JFET效应)的缺陷。因此，沟槽单元对于较低损耗呈现极大改进的载流子增强。由于垂直沟道设计，沟槽还因MOS沟道的改进电子扩张而提供较小空穴排流效应(PNP效应)。在沟槽底部，存在积聚层，积聚层为PIN 二极管部分提供强电荷增强。因此，宽和/或深沟槽呈现最佳性能。沟槽设计对于降低沟道电阻提供大单元封装密度。但是，沟槽设计因高峰值电场而在沟槽的底角附近遭受较低阻塞能力。沟槽设计具有大MOS积聚区和关联电容，其中难以在沟槽中施加场氧化物类型层以用于密勒电容降低。因此，该装置引起不良可控性和高开关损耗。此外，沟槽设计中的高单元密度将引起高短路电流。为了降低上述效应，已经使沟槽栅电极较宽和较深，而必须使单元较窄，使得降低损耗，并且能够使短路电流保持较低。但是，这类沟槽难以加工，并且仍然将遭受不良可控性。在图3所示的另一现有技术概念中，应用了具有插入(pitched)沟槽栅电极300设计的IGBT 140，其中MOS区域插在单元之间。两个沟槽栅电极3通过层(其由与沟槽栅电极相同的材料所制成)来连接，由此形成下面的区域，其中设置基极层的一部分，但是在这个MOS区域中没有源区或者基极层与发射极电极的接触是可用的。但是，这类装置因开关期间从插入区域的缓慢场扩张而引起不良阻塞性质和高开关损耗(图3)。在图4所示的另一种方式中，伪沟槽单元110已经引入到另一种现有技术IGBT150中，其中有效单元(active cell) 100和伪单元110以交替方式设置。基极层4和第一源区7在伪单元110中没有与发射极电极2的接触。但是，对于与插入沟槽设计所述的相似问题适用。对于这种设计，η掺杂增强层可引入漂移层8与基极层4之间，以便降低通态损耗。在JP 2011-40586中，描述具有沟槽栅电极的另一种现有技术IGBT 160。在两个有效沟槽3之间，设置浅插入的沟槽300 (其具有相同导电多晶硅材料的上平放平面层)，其没有与发射极电极2的接触，与现有技术IGBT 140 (图3所示)相似。但是，当一个基极层4施加在有效单元中以及浅插入的沟槽300下面的插入栅区域中时，这个基极层4必须相当深，因为插入的栅电极300嵌入基极层4中，而有效沟槽3比基极层4要深。具有不同深度的这类沟槽3、300和深度P基极层4的制造非常困难，因为有效沟槽3和插入的沟槽必须单独制造。此外，深度P基极层4连接到有效沟槽3，其在可控性方面对装置导通行为具有负面影响。
技术实现思路
本专利技术的一个目的是提供一种具有降低通态损耗、改进阻塞能力、低空穴排流和良好可控性的功率半导体器件，其比现有装置更易于制造。此问题通过具有权利要求1的特性的半导体器件得到解决。专利技术绝缘栅双极晶体管(IGBT)具有发射极侧上的发射极电极与集电极侧(其与发射极侧相对)上的集电极电极之间的层，包括: -第一传导率类型的漂移层， -与第一传导率类型不同的第二传导率类型的集电极层，其设置在漂移层与集电极电极之间，并且电接触集电极电极， -第二传导率类型的基极层，其设置在漂移层与发射极电极之间，该基极层与发射极电极直接电接触， -第一传导率类型的第一源区，具有比漂移层要高的掺杂浓度，该第一源区在基极层上朝发射极侧设置，并且接触发射极电极， -一个或者至少两个沟槽栅电极，其设置在基极层侧面，并且比基极层更深地延伸到漂移层中，并且该沟槽栅电极通过第一绝缘层与基极层、第一源区和漂移层分隔，其中沟道可在发射极电极、第一源区、基极层和漂移层之间形成， -第二传导率类型的阱(well)，其设置在基极层侧面，并且比基极层更深地延伸到漂移层中， -第一传导率类型的增强层，其围绕基极层，使得增强层将基极层与漂移层和阱完全分隔， -作为对发射极电极的补充的导电层，其覆盖阱，并且通过第二电绝缘层至少与阱分隔， -第三绝缘层，其在发射极侧设置在沟槽栅电极、导电层、以及基极层、增强层和漂移层中位于沟槽栅电极与阱之间的那些部分之上，并且其在导电层之上具有凹口，使得导电层电接触发射极电极。这个结构通过具有两个有效单元之间的深阱来组合现有技术装置的正面效应，其确保良好阻塞性能、改进可控性和低开关损耗。此外，深阱通过增强层与基极层分隔，以获得更好的导通行为。增强层本身也具有降低通态损耗的优点。由于导电层处于发射极电极的电位，所以它通过增加栅电路中的电容效应而没有起负面作用，并且因此得到具有较低损耗和良好可控性的开关。对于创建专利技术IGBT，没本文档来自技高网...

【技术保护点】
一种绝缘栅双极晶体管，具有发射极侧(11)上的发射极电极(2)和与所述发射极侧(11)相对的集电极侧(15)上的集电极电极(25)之间的层，包括：???????第一传导率类型的漂移层(8)，???????与所述第一传导率类型不同的第二传导率类型的集电极层(9)，其设置在所述漂移层(8)与所述集电极电极(25)之间，并且电接触所述集电极电极(25)，???????第二传导率类型的基极层(4)，所述基极层(4)设置在所述漂移层(8)与所述发射极电极(2)之间，所述基极层(4)电接触所述发射极电极(2)，???????所述第一传导率类型的第一源区(7)，其在所述基极层(4)上朝所述发射极侧(11)设置，并且电接触所述发射极电极(2)，所述第一源区(7)具有比所述漂移层(8)要高的掺杂浓度，???????沟槽栅电极(3)，其设置在所述基极层(4)侧面，并且比所述基极层(4)更深地延伸到所述漂移层(8)中，并且所述沟槽栅电极(3)通过第一绝缘层(34)与所述基极层(4)、所述第一源区(7)和所述漂移层(8)分隔，其中沟道能在所述发射极电极(2)、所述第一源区(7)、所述基极层(4)和所述漂移层(8)之间形成，???????所述第二传导率类型的阱(5)，其设置在所述基极层(4)的侧面，并且比所述基极层(4)更深地延伸到所述漂移层(8)中，???????所述第一传导率类型的增强层(6)，其围绕所述基极层(4)，使得所述增强层(6)将所述基极层(4)与所述漂移层(8)和所述阱(5)完全分隔，???????作为对所述发射极电极(2)的补充的导电层(32)，其覆盖所述阱(5)，其中所述导电层(32)通过第二电绝缘层(36)与所述阱(5)分隔，???????第三绝缘层(38)，其在所述发射极侧(11)上设置在所述沟槽栅电极(3)、所述导电层(32)、以及所述基极层(4)、所述增强层(6)和所述漂移层(8)中位于所述沟槽栅电极(3)与所述阱(5)之间的那些部分之上，并且其在所述导电层(32)之上具有凹口(39)，使得所述导电层(32)电接触所述发射极电极(2)。...

【技术特征摘要】
【国外来华专利技术】2011.07.07 EP 11173059.41.一种绝缘栅双极晶体管，具有发射极侧(11)上的发射极电极(2)和与所述发射极侧(11)相对的集电极侧(15)上的集电极电极(25)之间的层，包括: -第一传导率类型的漂移层(8)， -与所述第一传导率类型不同的第二传导率类型的集电极层(9)，其设置在所述漂移层⑶与所述集电极电极(25)之间，并且电接触所述集电极电极(25)， -第二传导率类型的基极层(4)，所述基极层(4)设置在所述漂移层(8)与所述发射极电极(2)之间，所述基极层(4)电接触所述发射极电极(2)， -所述第一传导率类型的第一源区(7)，其在所述基极层(4)上朝所述发射极侧(11)设置，并且电接触所述发射极电极(2)，所述第一源区(7)具有比所述漂移层⑶要高的掺杂浓度， -沟槽栅电极(3)，其设置在所述基极层(4)侧面，并且比所述基极层(4)更深地延伸到所述漂移层(8)中，并且所述沟槽栅电极(3)通过第一绝缘层(34)与所述基极层(4)、所述第一源区(7)和所述漂移层(8)分隔，其中沟道能在所述发射极电极(2)、所述第一源区(7)、所述基极层(4)和所述漂移层(8)之间形成， -所述第二传导率类型的阱(5)，其设置在所述基极层(4)的侧面，并且比所述基极层(4)更深地延伸到所述漂移层(8)中， -所述第一传导率类型的增强层(6)，其围绕所述基极层(4)，使得所述增强层(6)将所述基极层(4)与所述漂移层(8)和所述阱(5)完全分隔， -作为对所述发射极电极⑵的补充的导电层(32)，其覆盖所述阱(5)，其中所述导电层(32)通过第二电绝缘层(36)与所述阱(5)分隔， -第三绝缘层(38)，其在所述发射极侧(11)上设置在所述沟槽栅电极(3)、所述导电层(32)、以及所述基极层(4)、所述增强层(6)和所述漂移层(8)中位于所述沟槽栅电极(3)与所述阱(5)之间的那些部分之上，并且其在所述导电层(32)之上具有凹口(39)，使得所述导电层(32)电接触所述发射极电极(2)。2.如权利要求1所述的绝缘栅双极晶体管(I)，其特征在于，所述第一传导率类型的第二源区(75)在所述发射极侧(11)设置在所述沟槽栅电极(3)与所述阱(5)之间的所述基极层(4)上，其中所述第二源区(75)从所述第一电绝缘层(34)至少延伸到所述第二电绝缘层(36)的边界，所述第二源区(75)具有比所述漂移层(8)要高的掺杂浓度。3.如权利要求1和2中的任一项所述的绝缘栅双极晶体管(I)，其特征在于，所述阱(5)比所述沟槽栅电极(3)更深地延伸到所述漂移层(8)中。4.如权利要求1至3中的任一项所述的绝缘栅双极晶体管(I)，其特征在于，具有比所述漂移层(8)要高的掺杂浓度的所述第一传导率类型的缓冲层(85)设置在所述漂移层(8)与所述集电极层(9)之间。5.如权利要求1至4中的任一项所述的绝缘栅双极晶体管(I)，其特征在于，所述绝缘栅双极晶体管(I)还包括所述第一传导率类型的第一区(95)，所述第一区(95)在所述集电极侧(15)设置在所述集电极层(9)的侧面，所述第一区(95)具有比所述漂移层(8)要高的掺杂浓度。6.如权利要求1和5中的任一项所述的绝缘栅双极晶体管(I)，其特征在于，所述导电层(32)由与所述沟槽栅电极(3)相同的材料制成。7.如权利要求1至6中的任一项所述的绝缘栅双极晶体管(I...

【专利技术属性】
技术研发人员：M安登纳，M拉希莫，C科瓦斯塞，A科普塔，
申请(专利权)人：ABB技术有限公司，
类型：
国别省市：