制造反向阻断绝缘栅双极晶体管的方法技术

本发明专利技术要解决的问题是提供制造反向阻断绝缘栅双极晶体管，从而形成隔离层用于弯曲表现出较高反向耐受电压的pn结并将其延伸至前表面侧的方法。本发明专利技术的方法确保了反方向上有高耐受电压，并减少了反向偏压条件下的漏电流。本发明专利技术的方法包括通过各向异性碱性蚀刻工艺形成锥槽的步骤，进行该各向异性碱性蚀刻工艺可使在一侧主表面与由另一侧主表面形成的锥槽的底部表面之间留有至少60μm厚度的半导体衬底。

【技术实现步骤摘要】
制造反向阻断绝缘栅双极晶体管的方法相关申请的交叉引用本申请基于2011年6月30日提交的日本专利申请No.2011-145492并要求其优先权，该申请的内容通过引用结合于此。专利技术背景1.专利
本专利技术涉及制造反向阻断绝缘栅双极晶体管（下文简称为IGBT）的方法中的改进，且尤其涉及提供具有与正向阻断能力的可靠性相等的反向阻断能力的可靠性的IGBT的方法，而在常规IGBT中一般仅确保正向阻断能力的可靠性。2.
技术介绍
反向阻断IGBT需要与正向阻断能力相等的反向阻断能力。为了获得反向阻断能力的高可靠性，有必要使得背表面侧中的反向阻断pn结（一般被形成为是平坦的）沿着半导体芯片衬底的侧壁弯曲，且将该pn结的端部从该背表面侧延伸至该芯片衬底的前表面侧。本说明书中的术语“隔离层”是指形成从背表面侧延伸至前表面侧的弯曲pn结的扩散层。图6A、6B、和6C是半导体衬底的主要部件的截面图，仅按工艺步骤的顺序示出形成常规反向阻断IGBT的隔离层的工艺。简而言之，用于形成隔离层的此工艺是施加和扩散的工艺。制备具有六英寸直径和625μm厚度的厚半导体衬底1。如图6A中所示，通过热氧化在衬底1上形成约2.5μm厚的氧化物膜2，用作掺杂剂掩模。然后，如图6B中所示，通过图案蚀刻在氧化物膜2上形成用于形成隔离层4的开口3。然后，在开口3上施加硼源5并在扩散炉中长时间在高温下进行热处理，从而形成具有如图6C中所示的具有数百微米深度的p型隔离层4。例如，1200V等级的击穿电压的反向阻断IGBT需要200μm深度的隔离层4。形成200μm深的隔离层需要在1300°C的高温处进行热处理达约300小时。1700V等级的反向阻断IGBT需要1300°C高温下的热扩散处理和600小时的长热扩散时间。为了在这个阶段利用隔离层4的绝缘功能，必须在之后的步骤中通过从背表面研磨至图6C中所示的虚线位置而使得晶片变薄。图4A到4E是半导体衬底的截面图，示出制造反向阻断IGBT的常规方法。图4A是在处于用于形成上述隔离层4的工艺已完成的阶段的半导体衬底的截面图。穿过由衬底前表面形成的隔离层4的中心的图4E中虚线8之间的区域对应于一个反向阻断IGBT的芯片。反向阻断IGBT需要如图4B中所示的形成在衬底前表面上的MOS栅结构10，该结构并没有显示详细的MOS栅结构，因为该结构太精确而不能被图示在附图中。此后，通过从背表面研磨直至隔离层4的底部被如图4C所示地被暴露出来，从而使得半导体衬底1变薄。由p集电层6和集电电极7构成的背表面结构如图4D和4E所示地在此接地表面上形成。如图4E中所示在隔离层4的中心沿着划线8将半导体衬底1切开，从而获得反向阻断IGBT。图7示出包含由此所获得的反向阻断IGBT的端部区域的截面。图8A、8B和8C是反向阻断IGBT的主要部件的截面图，按工艺步骤的顺序示出形成隔离层4的工艺，该工艺是常规工艺但与图6A、6B和6C中所示的工艺不同。简而言之，此工艺通过从半导体衬底1的前表面垂直挖沟槽11并在该沟槽的倾斜表面上形成扩散层而形成隔离层4。具体而言，如图8A中所示在衬底1上首先形成具有数微米厚度的相对厚的氧化物膜2。在形成穿过氧化膜2的开口之后，如图8B中所示，通过各向异性干法蚀刻将沟槽11形成至数百微米深度。然后，如图8C中所示，通过气相扩散工艺通过在沟槽11的倾斜表面上引入杂质而形成作为隔离层4的扩散层。参看图9，在前表面上形成MOS栅结构10且用诸如多晶硅或绝缘膜之类的增强材料填充沟槽11。此后，通过从背表面研磨至接近隔离层4的位置而使得半导体衬底变薄，并形成与如图4E中所示类似的背表面结构。半导体衬底1被沿划线8切割（切片工艺）为IGBT芯片。因此，获得了图9中所示的反向阻断IGBT。图9是所获IGBT的放大截面图，示出其端部区域。在专利文献1到3中公开了在沟槽的倾斜表面上形成隔离层的技术。在专利文献1所公开的制造方法中，围绕半导体元件的有源器件区域从器件芯片的上表面形成深的垂直沟槽，达至触及下表面区域中的pn结的深度。在沟槽的倾斜表面上，形成p型扩散层、即隔离层来连接至低表面区域中的p型扩散层。因此，器件的下表面区域中的pn结被弯曲且扩展至具有隔离层的上表面区域中。专利文献2和3，与专利文献1类似，也公开了表现出反向阻断能力的器件，其中从该器件的上表面形成沟槽至触及下表面区域中的pn结，且在沟槽的倾斜表面上形成扩散层。在图6A、6B、和6C中所示的通过施加和扩散工艺形成反向阻断IGBT的隔离层的方法中，通过加热将作为液态硼扩散源的硼源施加在前表面上且扩散。为了获得具有数百微米的扩散深度的隔离层，必须长时间地在高温下进行扩散工艺。除了前述的事项之外，这引起了不可避免的问题，构成扩散炉的包含石英舟、石英管、以及石英喷嘴的石英夹具的劣化；由于加热器引起的污染；以及归因于石英夹具的失透性的强度下降。形成隔离层的施加和扩散工艺需要形成氧化膜的掩模。此氧化膜的掩模必须是厚且质量良好的氧化膜从而长时间地耐受硼扩散工艺。使用热氧化膜来获得高耐久性的掩模、或者具有良好质量的氧化硅膜。热氧化膜必须具有至少2.5μm的厚度，从而在高温下长时间（例如，在1,300°C达200小时）地进行用于形成隔离层的硼扩散工艺中，防止硼原子击穿掩模氧化膜。形成具有2.5μm厚度的热氧化膜需要在例如1,150°C的氧化温度下且在干氧气氛中约200小时的氧化时间，这提供了具有良好质量的氧化膜。可采用湿氧化工艺或加热氧化工艺来在比干氧化工艺短的时间内执行氧化，但是膜质量次于干法工艺。湿氧化工艺或加热工艺还要求约15小时的氧化时间，这并不是令人满意的较短时间。另外，这些氧化工艺将大量氧原子引入硅半导体衬底，从而形成氧沉淀和诸如氧化诱发堆垛层错（OSF）之的晶体缺陷，从而产生劣化性能以及降低器件可靠性的氧供体。在硼源施加之后的热扩散，其一般在氧气氛中在高温长时间地进行，还将间隙氧原子引入到半导体晶片，从而引起氧沉淀、供体产生现象、以及诸如OSF和滑移错位之类的晶体缺陷的产生。这些晶体缺陷已知会增加半导体衬底中pn结处的漏电流、且降低在半导体衬底的扩散工艺中所产生的绝缘膜的击穿电压和可靠性。氧供体降低了击穿电压。此外在图6A、6B和6C中所示的形成隔离层的方法中，硼的热扩散以各向同性的方式从掩模氧化物膜中的开口进入硅衬底的本体中。因此，深度方向200μm的硼扩散伴随着约160μm的横向扩散。这增加了器件间距和芯片尺寸从而提高了芯片成本。在图8A、8B、和8C中所示的形成隔离层的方法中，通过干法蚀刻工艺形成沟槽，且通过将硼引入该沟槽的侧壁中而形成隔离层。然后用诸如绝缘膜之类的增强材料填充该沟槽。沟槽被形成为具有高长径比。图8A、8B、和8C的方法相比图6A、6B、和6C的方法，在器件间距减小的方面是有利的，因为图8A、8B、和8C的方法中隔离层的横向扩展较小。然而，使用典型的干法蚀刻装置，到约200μm深度的蚀刻工艺对一个薄片需要约100分钟的处理时间，且因此导致不可避免的延长交货时间和增加维护频率的缺点。当通过使用氧化硅膜的掩模的干法蚀刻工艺形成较深的沟槽时，选择比小于50，这需要数微米厚的厚氧化硅膜。这增加了成本且降低了无缺陷产品率，这是由于诸如氧化诱本文档来自技高网...

【技术保护点】
一种制造反向阻断绝缘栅双极晶体管的方法，包括如下步骤：在第一导电型的半导体衬底的一侧主表面上形成构成隔离层的一部分的第二导电型的环形扩散层；所述环形扩散层所围绕的区域中形成包括MOS栅极结构区和耐压结构区的主要表面结构；形成锥槽，其深度从与所述环形扩散层相对的另一侧主表面起至少到达所述环形扩散层的底面；在所述锥槽的倾斜表面上形成第二导电型的区域；以及在所述另一侧主表面上形成第二导电型的集电极层，从而将所述另一侧主表面通过所述第二导电率区连接至所述一侧主表面；其中所述锥槽通过各向异性碱性蚀刻工艺形成，所述各向异性碱性蚀刻工艺在所述锥槽的底部和所述一侧主表面之间留有厚度为至少60μm的半导体衬底。

【技术特征摘要】
2011.06.30 JP 2011-1454921.一种制造反向阻断绝缘栅双极晶体管的方法，包括如下步骤：在第一导电型的半导体衬底的一侧主表面上形成构成隔离层的一部分的第二导电型的环形扩散层；所述环形扩散层所围绕的区域中形成包括MOS栅极结构区和耐压结构区的主要表面结构；形成锥槽，其深度从与所述环形扩散层相对的另一侧主表面起至少到达所述环形扩散层的底面；在所述锥槽的倾斜表面上形成第二导电型的区域；以及在所述另一侧主表面上形成第二导电型的集电极层，从而将所述另一侧主表面通过所述第二导电率区连接至所述一侧主表面；其中所述锥槽通过各向异性碱性蚀刻工艺形成，所述各向异性碱性蚀刻工艺在所述锥槽的底部和所述一侧主表面之间留有厚度为至少60μm的半导体衬底，所述一侧主表面是(100)平面且所述锥槽的倾斜表面是{111}平面，在所述一侧主表面形成所述主要表面结构的步骤包括如下步骤：使用在形成第二导电型的所述环形扩散层之后新形成的氧化物膜掩模在所述耐...

【专利技术属性】
技术研发人员：荻野正明，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：