一种半导体器件制作方法技术

技术编号:8684062 阅读:149 留言:0更新日期:2013-05-09 03:56
本发明专利技术公开了一种半导体器件制作方法,该方法利用双块嵌段共聚物的自组装特别,在半导体器件上形成通孔。在一个实施例中,该方法还被进一步用来形成双大马士革结构。在形成双大马士革结构的过程中,由于双块嵌段共聚物的自组装特性,能够保证通孔的位置与沟槽的位置实现自对准,从而提高了半导体器件的性能和成品率,有效降低了制造成本。

【技术实现步骤摘要】

本专利技术涉及半导体领域,特别涉及。
技术介绍
随着半导体技术的发展,半导体器件的关键尺寸不断减小,如何获得尺寸更小的通孔、如何在例如双大马士革结构等的半导体器件结构中使通孔和沟槽精确对准等问题逐渐成为人们关心的问题。当前的半导体器件后段制程中广泛采用金属掩膜层的方案。图1A-图1E示出现有技术中在半导体器件上形成通孔和沟槽的过程。如图1A所示,一个示例性的半导体器件包括金属铜层108、电解质层107、衬垫层(Liner) 106、超低介电常数电介质ELK层105、低介电常数电介质LK层104、氧化硅层103、以及金属硬掩膜层102。在金属硬掩膜层102上首先形成光致抗蚀剂层101并进行曝光和显影,使需要去除的金属硬掩膜层102部分暴露出来。然后,如图1B所示,对金属硬掩膜层102进行刻蚀。接下来,如图1C所示,再次涂敷光致抗蚀剂109并进行曝光和显影,使得半导体器件上需要形成通孔的位置被暴露出来。接下来,如图1D所示,对半导体器件进行刻蚀,形成通孔110。从图1D中可以看至IJ,该示例性的通孔从半导体器件的表面一直延伸到Liner层106上。接下来,如图1E所示,去除金属硬掩膜层本文档来自技高网...

【技术保护点】
一种半导体器件制作方法,包括以下步骤:在半导体器件表面形成基本对称的闭合边框;在所述闭合边框中填充双块嵌段共聚物,所述双块嵌段共聚物包括第一单体和第二单体;对所述双块嵌段共聚物进行自组装处理,从而在闭合边框中心区域形成第一单体的圆形图案,所述第二单体位于第一单体的周围;去除第一单体;以第二单体为掩模进行刻蚀,从而形成通孔。

【技术特征摘要】
1.一种半导体器件制作方法,包括以下步骤: 在半导体器件表面形成基本对称的闭合边框; 在所述闭合边框中填充双块嵌段共聚物,所述双块嵌段共聚物包括第一单体和第二单体; 对所述双块嵌段共聚物进行自组装处理,从而在闭合边框中心区域形成第一单体的圆形图案,所述第二单体位于第一单体的周围; 去除第一单体; 以第二单体为掩模进行刻蚀,从而形成通孔。2.根据权利要求1所述的方法,还包括:在形成通孔之后,去除第二单体。3.根据权利要求2所述的方法,其中,所述闭合边框为矩形边框。4.根据权利要求3所述的方法,其中,所述矩形边框包括第一边、第二边、第三边和第四边,所述第一边与第三边彼此相对,第二边与第四边彼此相对,并且所述方法还包括: 由硬掩膜形成所述矩形边框的第一边和第三边,以及 在去除第二单体之后,以所述硬掩膜为掩模进行刻蚀,从而形成双大马士革结构。5.根据权利要求4所述的方法,还包括:在形成双大马士革结构之后,去除所述矩形边框。6.根据权利要求4所述的方法,其中,由硬掩膜形成所述矩形边框的第一边和第三边的步骤包括: 在所述半导体器件上沉积硬掩膜;以及 对所述硬掩膜进行选择性刻蚀。7.根据权利要求4所述的方法,还包括:由光致抗蚀剂形成所述矩形边框的第二边和第四边。8.根据权利要求7所述的方法,其中,由光致抗蚀剂形成所...

【专利技术属性】
技术研发人员:王冬江张海洋
申请(专利权)人:中芯国际集成电路制造北京有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1