应用牺牲材料在半导体结构中形成穿过晶片互连的方法及通过该方法形成的半导体结构技术

制造半导体结构的方法，包括在通路凹槽（112）之内设置牺牲材料（132），在半导体结构中形成穿过晶片互连的第一部分（174），以及用导电材料代替牺牲材料，从而形成穿过晶片互连的第二部分（212）。通过该方法形成半导体结构。例如，半导体结构可以包括在通路凹槽之内的牺牲材料，和对准所述通路凹槽的穿过晶片互连的第一部分。半导体结构包括由两个或更多个部分组成的穿过晶片互连，所述两个或更多个部分在各部分之间具有边界。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术基本涉及形成包括穿过晶片互连(through wafer interconnect)的半导体结构的方法，并且涉及通过该方法形成的半导体结构。
技术介绍
半导体结构包括采用半导体材料的器件(也即，半导体器件)，比如电子信号处理器、存储器、光电器件(例如，发光二极管(LED)、激光二极管、太阳能电池等)、微米器件和纳米器件等，并且半导体结构在此类器件的制造过程中得以形成。在此类半导体结构中，将一个半导体结构电联接和/或在结构上联接到另一个器件或结构(例如，另一个半导体结构)通常是必须的或可取的。该过程(其中将半导体结构联接到另一个器件或结构)通常被称为三维(3D)集成过程。两个或更多的半导体结构的3D集成可以对微电子应用产生很多好处。例如，微电子组件的3D集成可以引起改进的电气性能和降低功耗，同时减小了器件的脚印(footprint)的区域。例如，参见P.Garrou等人的“The Handbook of3D Integration”,Wiley-VCH(2008)。半导体结构的3D集成可以通过半导体芯片到一个或更多个另外的半导体芯片(也即，芯片到芯片(D2D))的附接、半导体芯片与一个或更多个半导体晶片(也即，芯片到晶片(D2W))的附接，以及半导体晶片到一个或更多个另外的半导体晶片(也即，晶片到晶片(W2W))的附接，或上述附接的组合来进行。通常，单个半导体芯片或晶片可能相对较薄，并且对于处理芯片或晶片，难以操作设备。因此，可以将所谓的“载体”芯片或晶片附接到实际的芯片或晶片，该芯片或晶片包括其中操作半导体器件的有源组件和无源组件。载体芯片或晶片通常不包括待形成的任何半导体器件的有源组件或无源组件。该载体芯片和晶片在此被称为“载体衬底”。载体衬底增加了芯片或晶片的整体厚度，并且通过处理设备来方便该芯片或晶片的操作，该处理设备用于处理在附接到载体衬底的该芯片或晶片中的有源组件和/或无源组件，该芯片或晶片将包括待制造在其上的半导体器件的有源组件和无源组件。众所周知，本文中采用的“穿过晶片互连”或“TWI”是指在半导体结构中的有源组件之间建立电气连接，并且建立半导体结构所附接的另一个器件或结构的导电特性。穿过晶片互连是延长穿过半导体结构的至少一部分的导电通道。
技术实现思路
在一些实施方案中，本专利技术包括制造半导体结构的方法。可以在延伸且部分地穿过半导体结构的至少一个通路凹槽之内设置牺牲材料；可以在半导体结构中形成至少一个穿过晶片互连的第一部分。可以使所述至少一个穿过晶片互连的第一部分对准所述至少一个通路凹槽。可以用导电材料代替在所述至少一个通路凹槽之内的所述牺牲材料，以便形成与所述至少一个穿过晶片互连的第一部分电气接触的至少一个穿过晶片互连的第二部分。本专利技术还包括制造半导体结构的方法的另外的实施方案。根据这些方法，在延伸到半导体结构的表面的至少一个通路凹槽之内设置牺牲材料。可以在遍于所述半导体结构的表面之上设置半导体材料层，并且可以应用所述半导体材料层来制造至少一个器件结构。形成延伸且穿过所述半导体材料层的至少一个穿过晶片互连的第一部分。可以从相对所述半导体材料层的所述半导体结构的侧面来减薄所述半导体结构。可以从所述半导体结构中的所述至少一个通路凹槽之内移除所述牺牲材料，并且可以在通路凹槽之内暴露所述至少一个穿过晶片互连的第一部分；可以在通路凹槽之内设置导电材料，从而形成至少一个穿过晶片互连的第二部分。在另外的实施方案中，本专利技术包括通过本文所公开的方法形成的半导体结构。例如，在一些实施方案中，半导体结构包括牺牲材料、半导体材料以及至少一个器件结构，所述牺牲材料位于在从半导体结构的表面延伸且部分地穿过半导体结构中的至少一个通路凹槽之内，所述半导体材料层设置在遍于所述半导体结构的表面之上，所述至少一个器件结构包括设置在遍于所述半导体结构的表面之上的所述半导体材料的至少一部分。至少一个穿过晶片互连的第一部分延伸且穿过设置在遍于所述半导体结构的表面之上的所述半导体材料，并且所述至少一个穿过晶片互连的第一部分对准所述至少一个通路凹槽。在另外的实施方案中，本专利技术包括半导体结构，所述半导体结构包括有源表面、后表面、位于所述有源表面与所述后表面之间的半导体结构之内的至少一个晶体管以及至少一个穿过晶片互连，所述至少一个穿过晶片互连从所述有源表面和所述后表面中的至少一个延伸且至少部分地穿过所述半导体结构。所述至少一个穿过晶片互连包括第一部分、第二部分以及能识别边界，所述能识别边界在所述第一部分的微观结构和所述第二部分的微观结构之间。附图说明虽然本说明书包括权利要求特别指出并明确要求的内容被认为是本专利技术的实施方案，但当结合所附附图来理解时，可以从本专利技术的实施方案的某些实例的描述中更容易确定本专利技术的实施方案的优点，其中:图1为半导体结构的一部分的简化的侧面剖视图；图2为另一个半导体结构的一部分的简化的侧面剖视图，该部分可以通过设置部分地穿过图1的半导体结构的通路凹槽得以形成；图3为另一个半导体结构的一部分的简化的侧面剖视图，该部分可以通过在图2的半导体结构的暴露表面上或遍于图2的半导体结构的暴露表面之上设置介质材料得以形成，该暴露表面在半导体结构中的通路凹槽之内；图4为另一个半导体结构的一部分的简化的侧面剖视图，该部分可以通过在图3的半导体结构的通路凹槽之内设置材料(比如多晶硅)得以形成；图5为已键合的半导体结构的一部分的简化的侧面剖视图，该部分可以通过将另一个半导体结构键合到图4的半导体结构得以形成；图6为另一个半导体结构的简化的侧面剖视图，该部分可以通过在图5的已键合的半导体结构中减薄另一个半导体结构得以形成；图7是另一个半导体结构的一部分的放大图，该部分可以通过在图6的已键合的半导体结构中和/或在图6的已键合的半导体结构上制造晶体管和浅沟道隔离结构得以形成；图8是另一个半导体结构的一部分的放大图，该部分可以通过在遍于图7的半导体结构之上设置介质材料层，并通过设置穿过该半导体结构的穿过晶片互连的部分得以形成；图9是另一个半导体结构的一部分的放大图，该部分可以通过在遍于图8的半导体结构的表面之上制造包括导电结构一层或多层得以形成；图10是另一个半导体结构的一部分的放大图，该部分可以通过将图9的半导体结构键合到载体衬底得以形成；图11是另一个半导体结构的一部分的放大图，该部分可以通过从图10的半导体结构的通路凹槽之内移除多晶硅材料得以形成；图12是另一个半导体结构的一部分的放大图，该部分可以通过在图11的半导体结构的通路凹槽之内设置导电材料以便在其中形成穿过晶片互连的另外部分得以形成；图13是另一个半导体结构的一部分的放大图，该部分可以通过从图12的半导体结构移除载体衬底，并通过遍于在其中的穿过晶片互连的暴露端部之上设置导电凸块得以形成；图14到图16显示了另外的方法，该方法可以用于处理与图10中所示半导体同样的半导体以及与图11中所示半导体结构同样的半导体结构；以及图17到图20还显示了另外的方法，该方法可以用于处理与图10中所示半导体同样的半导体以及与图11中所示半导体结构同样的半导体结构。具体实施例方式随后的描述提供了特定的细节，比如材料类型和处理条件，以便提供本公开的实施方案的透彻描述及其实施。然而，本领本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.23 FR 1057676;2010.09.10 US 12/879,6371.一种制造半导体结构的方法，包括: 在延伸且部分地穿过半导体结构的至少一个通路凹槽之内设置牺牲材料； 在所述半导体结构中形成至少一个穿过晶片互连的第一部分，并使所述至少一个穿过晶片互连的第一部分对准所述至少一个通路凹槽；以及 用导电材料代替在所述至少一个通路凹槽之内的所述牺牲材料，并且形成与所述至少一个穿过晶片互连的第一部分电气接触的至少一个穿过晶片互连的第二部分。2.根据权利要求1所述的方法，其中在所述半导体结构中形成至少一个穿过晶片互连的第一部分进一步包括，使所述至少一个穿过晶片互连的第一部分延伸且穿过介质材料。3.根据权利要求1所述的方法，其中在延伸且部分地穿过所述半导体结构的所述至少一个通路凹槽之内设置所述牺牲材料包括: 形成至少一个封闭通路凹槽，所述至少一个封闭通路凹槽从半导体结构的表面延伸且部分地穿过所述半导体结构；以及 在所述至少一个封闭通路凹槽之内，设置多晶硅材料、锗化硅(SiGe)、第三至第五族半导体材料以及介质材料中的至少一种。4.根据权利要求3所述的方法，其中在所述至少一个封闭通路凹槽之内设置多晶硅材料、锗化硅(SiGe)、第三至第五族半导体材料以及介质材料中的至少一种，包括在所述至少一个封闭通路凹槽之内设置多晶硅材料。5.根据权利要求3所述的方法，进一步包括穿过体态硅材料形成所述至少一个通路凹槽。6.根据权利要求5所述的方法，进一步包括，在所述至少一个封闭通路凹槽之内，在所述体态硅材料和多晶硅材料之间设置介质材料。7.根据权利要求3所述的方法，进一步包括，在所述至少一个封闭通路凹槽之内设置所述多晶硅材料之后，在遍于所述半导体结构的表面之上设置半导体材料薄层。8.根据权利要求7所述的方法，其中在遍于所述半导体结构的表面之上设置所述半导体材料薄层包括: 将离子注入到衬底中，所述衬底包括半导体材料以在所述衬底中形成断裂面； 将所述衬底键合到所述半导体结构的表面；以及 将所述衬底沿着所述断裂面断裂并且从所述衬底的剩余部分中分离所述半导体材料薄层，所述半导体材料薄层保持键合到所述半导体结构的表面。9.根据权利要求8所述的方法，其中将所述衬底键合到所述半导体结构的表面包括将所述衬底直接键合到所述半导体结构的表面。10.根据权利要求7所述的方法，进一步包括应用所述半导体材料薄层来形成至少一部分的器件结构。11.根据权利要求10所述的方法，其中，应用所述半导体材料薄层来形成所述至少一部分的器件结构包括，应用所述半导体材料薄层来形成至少一部分的晶体管。12....

【专利技术属性】
技术研发人员：M·佐高，
申请(专利权)人：SOITEC公司，
类型：
国别省市：