互连结构制造方法技术

本发明专利技术提供一种互连结构制造方法，先在层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积所述低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及对金属布线沟槽铜电镀时，使用Ta/TaN等内阻挡层和籽晶层而造成的金属布线沟槽的底部低k介质层损伤，而且所述金属阻挡层在对金属布线沟槽铜电镀时起到了电极作用，使得铜沿通孔底部竖直向上生长，可以避免铜填充空隙，获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
在90nm及其以下节点集成电路制造工艺中，通常采用Cu-CMP的大马士革镶嵌工艺(damascenes process)来制造金属布线,一般形成单镶嵌结构和双镶嵌结构,单镶嵌结构通常仅把单层金属布线的制造方式由传统的“金属刻蚀+介电层填充”改为“介电层刻蚀+金属填充”，双镶嵌结构通常通过通孔和金属布线结合在一起，只需要已到金属填充步骤，可简化制程，多用于多层互连结构的制造。现有技术中，为了适应器件尺寸的缩小和器件性能的要求，无论是采用单镶嵌结构还是双镶嵌结构，如图1所示，一般是在低K介电层100中采用等离子体干法刻蚀工艺形成金属布线沟槽102，然后在布线沟槽102中进行铜电镀工艺以填充铜，并通过化学机械抛光工艺将填充的铜磨平到低K介电层100的表面，这样就形成了金属布线，该技术使用Cu取代传统的Al，可大幅度地减少连线电阻；使用低k介质(指介电常数较低<3.2)的材料取代传统的SiO2作为层间绝缘，可在不降低布线密度的条件下，有效地减小互连电容值及RC延迟，使芯片工作速度加快、功耗降低。为了让器件获得好的集成度和可靠性，本文档来自技高网...

【技术保护点】
一种互连结构制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上依次形成金属阻挡层、层间介质层和掩膜层；以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜填充进行表面处理；在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。

【技术特征摘要】
1.一种互连结构制造方法，其特征在于，包括: 提供半导体衬底，在所述半导体衬底上依次形成金属阻挡层、层间介质层和掩膜层； 以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽； 移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充； 移除所述层间介质层以及所述铜填充两侧的金属阻挡层，并对暴露出来的铜填充进行表面处理； 在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部； 在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。2.按权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结构为第一金属布线层时，所述半导体衬底包括连接前段工艺结构和所述金属布线结构的金属连接层，所述金属连接层包括衬底介质层以及位于衬底介质层中的钨接触。3.按权利要求2所述的互连结构制造方法，其特征在于，所述衬底介质层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。4.按权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结构为第二及以上金属布线层时，所述半导体衬底包括连接前一层金属布线结构的通孔层，所述通孔层包括衬底介质层以及位于衬底介质层的通孔中的钨填充或铜填充。...

【专利技术属性】
技术研发人员：王冬江，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：