互连结构制造方法技术

本发明专利技术提供一种互连结构制造方法，先在层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及防止对金属布线沟槽铜电镀时，使用Ta/TaN等阻挡籽晶层而造成的金属布线沟槽的底部低k介质层损伤，进而确保了铜布线的最终形貌并避免器件漏电的可能性，从而获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
后段(BEOL,backend of the line technology)工艺是指有源器件(如晶体管)与金属连线互连时的芯片制造阶段。在90nm及其以下节点集成电路制造工艺中，通常采用Cu-CMP的大马士革镶嵌工艺(damascenes process)来制造金属布线,一般形成单镶嵌结构和双镶嵌结构，单镶嵌结构通常仅把单层金属布线的制造方式由传统的“金属刻蚀+介电层填充”改为“介电层刻蚀+金属填充”，双镶嵌结构通常通过通孔和金属布线结合在一起，只需要已到金属填充步骤，可简化制程，多用于多层互连结构的制造。现有技术中，为了适应器件尺寸的缩小和器件性能的要求，无论是采用单镶嵌结构还是双镶嵌结构，如图1所示，一般是在低K介电层100中采用等离子体干法刻蚀工艺形成金属布线沟槽102，然后在布线沟槽102中进行铜电镀工艺以填充铜，并通过化学机械抛光工艺将填充的铜磨平到低K介电层100的表面，这样就形成了金属布线，该技术使用Cu取代传统的Al，可大幅度地减少连线电阻；使用低k介质(指介电常数较低<3.2)的材料取代传统的SiO2作为层间绝缘，可在不降低布线密度的条件下，有效地减小互连电容值及RC延迟，使芯片工作速度加快、功耗降低。为了让器件获得好的集成度和可靠性，金属布线沟槽104的侧壁必须笔直或者接近笔直，然而，如图1所示，由于低K介质的机械性能较弱，在低K介电层100中采用等离子体干法刻蚀工艺形成时，等离子体会在金属布线沟槽的侧壁产生低k介质层损伤101 ;而为了改善金属布线的铜填充的抗电迁移性、粘附性和其它表面特性，一般会在对所述金属布线沟槽102进行铜电镀之前，通过Ta/TaN物理气相沉积工艺在所述金属布线沟槽102的外表面形成内阻挡层和籽晶层(barrier/seed layer) 103, Ta/TaN高能量攻击效应会使得金属布线沟槽102的底部低k介质层100外形轮廓受损(如图中104所示)，降低金属布线质量，可能造成器件短路、断路以及寄生电容问题，影响器件的可靠性和电学性能。
技术实现思路
本专利技术的目的在于提供一种，能避免金属布线沟槽刻蚀时其两侧的低k介质损伤，以及避免在对金属布线沟槽铜电镀时，Ta/TaN等阻挡籽晶层造成的金属布线沟槽的底部低k介质层损伤，提高金属布线质量以及器件的可靠性和电学性能。为解决上述问题，本专利技术提出一种，包括如下步骤:提供半导体衬底，所述半导体衬底包括介电层以及位于所述介电层上方的阻挡层；在所述半导体衬底上依次形成层间介质层和掩膜层；以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；移除所述层间介质层，并对暴露出来的铜填充进行表面处理；在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。进一步的，所述阻挡层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。进一步的，当所述金属布线结构为第二及以上金属布线层时，所述介电层为低K介质材料。进一步的，刻蚀所述层间介质层形成金属布线沟槽之前或之后，形成贯穿所述阻挡层和介电层的通孔。进一步的，对所述金属布线沟槽进行铜电镀的同时向所述通孔中填充铜。进一步的，当所述金属布线结构为第一金属布线层时，所述介电层为氧化硅、氮化硅或氮氧化硅。进一步的，当所述金属布线结构为第一金属布线层时，所述半导体衬底还包括位于所述介电层的接触孔中的连接前段工艺结构和所述金属布线结构的钨填充。进一步的，所述低K介质层包括非多孔性掺杂二氧化硅、非多孔性有机聚合物、多孔性掺杂二氧化硅及多孔性有机聚合物的的一种或多种。进一步的，所述层间介质层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种进一步的，所述掩膜层为金属硬掩膜层或有机材料掩膜层。进一步的，所述金属硬掩膜层为TiN或TaN。进一步的，移除所述掩膜层后，对所述金属布线沟槽进行铜电镀之前，还包括:通过物理气相沉积工艺在所述金属布线沟槽的外表面形成内阻挡层和籽晶层。进一步的，对暴露出来的铜填充进行表面处理时，还包括:在所述铜填充表面形成表面钝化层。进一步的，在形成所述铜填充之后进行热处理。与现有技术相比，本专利技术所提供的，先在所述层间介质层中刻蚀金属布线沟槽，然后对金属布线沟槽铜电镀完成后去掉层间介质层再沉积所述低K介质层，避免了现有技术的金属布线工艺中金属布线沟槽刻蚀时造成的两侧低k介质损伤，以及对金属布线沟槽铜电镀时，使用Ta/TaN等内阻挡层和籽晶层造成金属布线沟槽底部低k介质层损伤，从而确保了铜布线的最终形貌并避免器件漏电的可能性，获得较好的铜填充性能，提高金属布线质量以及器件的可靠性和电学性能。附图说明图1是现有技术的金属布线沟槽刻蚀及铜电镀后对应的器件的剖面示意图；图2是本专利技术一实施例的的流程图；图3A至3G是本专利技术一实施例的中各步骤对应的器件的剖面结构示意图。具体实施例方式以下结合附图和具体实施例对本专利技术提出的作进一步详细说明。如图2所示，本专利技术提出一种，包括如下步骤:SI，提供半导体衬底，所述半导体衬底包括介电层以及位于所述介电层上方的阻挡层；S2，在所述半导体衬底上依次形成层间介质层和掩膜层；S3，以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；S4，移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；S5，移除所述层间介质层，并对暴露出来的铜填充进行表面处理；S6，在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；S7，在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。下面结合附图2中的步骤SI至S7和附图3A至3G对本专利技术提出的作进一步详细说明。首先，请参考图3A，步骤SI中提供的半导体衬底300包括介电层301以及位于所述介电层301的阻挡层303。在制作某些基于接触孔或接触插塞的第一层金属互连层结构Ml时，提供的半导体衬底的介电层为氧化硅、氮化硅或氮氧化硅，所述半导体衬底还包括连接前段工艺结构和所述互连结构的钨填充接触通孔，前段工艺结构主要是指由半导体前段工艺(FEOL, frontend of the line technology)制得的有源器件结构，如晶体管的制造工艺。在多层互连结构中，制作第二及以上金属布线层，所述半导体衬底300 —般为连接前一层金属布线结构的通孔层，所述介电层301 —般为低K介质材料，需要在后续工艺中形成贯穿所述介电层301和阻挡层303的通孔(如图3C中302所示)，该通孔与步骤S3中形成的金属布线槽对准，以在步骤S4中向金属布线槽进行电镀铜的同时向该通孔中填充铜，用于导通后续形成的各层金属布线结构。该通孔的形成可以在步骤SI和S2之间形成，即直接刻蚀半导体衬底300形成；也可以在步骤S3形成金属布线沟槽之后，如图3C所示，进一步刻蚀金属布线沟槽下方的半导体衬底形成，当然也可以一步同时形成。对于前种情况，可以在通孔形成后向其内填充铜，也可以在步骤S本文档来自技高网...

【技术保护点】
一种互连结构制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括介电层以及位于所述介电层上方的阻挡层；在所述半导体衬底上依次形成层间介质层和掩膜层；以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽；移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充；移除所述层间介质层，并对暴露出来的铜填充进行表面处理；在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部；在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。

【技术特征摘要】
1.一种互连结构制造方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括介电层以及位于所述介电层上方的阻挡层； 在所述半导体衬底上依次形成层间介质层和掩膜层； 以所述掩膜层为掩膜，刻蚀所述层间介质层形成金属布线沟槽； 移除所述掩膜层，对所述金属布线沟槽进行铜电镀并进行化学机械研磨使其平坦化，形成填满所述金属布线沟槽的铜填充； 移除所述层间介质层，并对暴露出来的铜填充进行表面处理； 在所述半导体衬底上沉积低K介质层，并化学机械平坦化所述低K介质层以暴露出所述铜填充顶部； 在所述低K介质层和所述铜填充上方形成覆盖层，形成金属布线结构。2.按权利要求1所述的互连结构制造方法，其特征在于，所述阻挡层包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一种或几种。3.按权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结构为第二及以上金属布线层时，所述介电层为低K介质材料。4.按权利要求3所述的互连结构制造方法，其特征在于，刻蚀所述层间介质层形成金属布线沟槽之前或之后，形成贯穿所述阻挡层和介电层的通孔。5.按权利要求4所述的互连结构制造方法，其特征在于，对所述金属布线沟槽进行铜电镀的同时向所述通孔中填充铜。6.按权利要求1所述的互连结构制造方法，其特征在于，当所述金属布线结...

【专利技术属性】
技术研发人员：王冬江，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：