制造半导体器件的方法技术

技术编号:8683975 阅读:193 留言:0更新日期:2013-05-09 03:53
本发明专利技术涉及一种制造半导体器件的方法。本发明专利技术的方法通过在层间电介质层的在两个栅极线之间自然形成的凹部中填充双嵌段共聚物并且对该双嵌段共聚物进行自组装处理,形成了与有源区精确对准的小尺寸的接触孔,从而消除或减轻了有源区与接触孔未对准的问题。

【技术实现步骤摘要】

本专利技术涉及,特别地涉及一种利用双嵌段共聚物的自组装来实现对准的有源区接触孔的方法。
技术介绍
随着半导体技术的发展,半导体器件的关键尺寸不断减小,如何获得尺寸更小的接触孔、如何使接触孔与有源区精确对准等问题逐渐成为人们关心的问题。在当前的半导体器件制造过程中,利用光致抗蚀剂的光刻和刻蚀形成用于有源区的接触孔。具体来说,在半导体衬底上形成了半导体器件的栅极和有源区之后,在其上沉积层间电介质层。利用化学机械抛光等方法使该层间电介质层平坦化。在平坦化后的层间电介质层上旋涂光致抗蚀剂,并进行曝光、显影等光刻操作,以使该光致抗蚀剂图形化。然后,利用图形化后的光致抗蚀剂作为掩模来刻蚀层间电介质层直到露出有源区,从而形成用于该有源区的接触孔。但是,随着半导体器件的关键尺寸不断减小,上述光刻操作已经达到了其对于未对准控制的极限。光刻的未对准问题对于有源区上的接触孔而言尤其关键。利用上述方法形成的接触孔与有源区之间往往出现位置上的偏移,很难真正对准。图1A-1C是分别示出了接触孔与有源区的不同的相对位置关系的示例性俯视图。图1D是与图1A对应的半导体器件的示例性截面图。图1A示出了接触孔103与本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法,包括:在衬底上至少形成相邻的两条栅极线,以及在所述两条栅极线之间的衬底中形成一个有源区;在所述衬底上沉积层间电介质层,所述层间电介质层具有在所述两条栅极线之间的凹部;在所述层间电介质层上沉积硬掩模层;刻蚀所述硬掩模层,以在所述硬掩模层中形成开口,所述开口至少露出所述凹部的在所述有源区上方的部分;至少在通过所述开口露出的所述凹部的在所述有源区上方的部分中填充双嵌段共聚物,所述双嵌段共聚物包括第一单体和第二单体;对所述双嵌段共聚物进行自组装处理,从而在所述有源区上方形成第一单体的圆形图案,第二单体位于第一单体的周围;去除第一单体;以及利用第二单体和所述硬掩膜层作为掩模来刻...

【技术特征摘要】
1.一种制造半导体器件的方法,包括: 在衬底上至少形成相邻的两条栅极线,以及在所述两条栅极线之间的衬底中形成一个有源区; 在所述衬底上沉积层间电介质层,所述层间电介质层具有在所述两条栅极线之间的凹部; 在所述层间电介质层上沉积硬掩模层; 刻蚀所述硬掩模层,以在所述硬掩模层中形成开口,所述开口至少露出所述凹部的在所述有源区上方的部分; 至少在通过所述开口露出的所述凹部的在所述有源区上方的部分中填充双嵌段共聚物,所述双嵌段共聚物包括第一单体和第二单体; 对所述双嵌段共聚物进行自组装处理,从而在所述有源区上方形成第一单体的圆形图案,第二单体位于第一单体的周围; 去除第一单体;以及 利用第二单体和所述硬掩膜层作为掩模来刻蚀所述层间电介质层直到露出所述有源区,从而形成用于所述有源区的接触孔。2.根据权利要求1所述的方法,还包括:在形成所述接触孔之后,用金属来填充所述接触孔。3.根据权利要求2所述的 方法,其中所述金属包括铜。4.根据权利要求2所述的方法,还包括:在填充所述接触孔之后,进行平坦化处理,以使得所述层间电介质层和所填充的金属的表面平坦。5.根据权利要求4所述的方法,其中利用化学机械抛光来进行所述平坦化处理。6.根据权利要求4所述的方法,还包括:在进行所述平坦化处理之后,沉积另一个层间电介质层,并且利用光刻和刻蚀来使所述另一个层间电介质层图形化,从而形成用于所述栅极线和共用接触件的接触孔。7.根据权利要求6所述的方法,还包括:在形成用于所述栅极线和共用接触件的接触孔之后,用金属来填充用于所述栅极线和共用接触件的接触孔,并且在填充用于所述栅极线和共用接触件的接触孔之后,进行平坦化处理,以使得所述另一个层间电介质层和填充在其中的金属的表面平坦。8.根据权利要求7所述的方法,其中用铜来填充用于所述栅极线和共用接触件的接触孔。9.根据权利要求7所述的方法,其中利用化学机械抛光来进行所述平坦化处理。10.根据权利要求1所述的方法,其中,利用干法刻蚀方法来刻蚀所述硬掩模层。11.根据权利要求1所述的方法,其中所...

【专利技术属性】
技术研发人员:张海洋王冬江
申请(专利权)人:中芯国际集成电路制造北京有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1