制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括：a）提供半导体衬底，该半导体衬底上形成有用于形成N型金属栅极的第一伪栅极和用于形成P型金属栅极的第二伪栅极，半导体衬底上还形成有包围第一伪栅极和第二伪栅极的层间介电层；b）去除第一伪栅极和第二伪栅极中的一个以形成第一填充开口，并在第一填充开口内形成第一金属栅极；c）在第一金属栅极上形成保护层；d）去除第一伪栅极和第二伪栅极中的另一个以形成第二填充开口；以及e）在第二填充开口内形成第二金属栅极，并去除保护层。本发明专利技术的方法通过在先形成的金属栅极表面形成保护层来保护该金属栅极在后续的刻蚀工艺和清洗工艺中免受损伤，因此可以有效地避免半导体器件失效。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，尤其涉及一种。
技术介绍
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-1ast工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。在Gate-1ast工艺中，由于N型晶体管和P型晶体管需要由不同的功函数金属层，因此，通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1D为采用现有技术的Gate-1ast工艺形成半导体器件过程中各步骤的剖视图。如图1A所示，提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有用于形成N型金属栅极的第一伪栅极和用于形成P型金属栅极的第二伪栅极，所述半导体衬底上还形成有包围所述第一伪栅极和所述第二伪栅极的层间介电层；b）去除所述第一伪栅极和所述第二伪栅极中的一个以形成第一填充开口，并在所述第一填充开口内形成第一金属栅极；c）在所述第一金属栅极上形成保护层；d）去除所述第一伪栅极和所述第二伪栅极中的另一个以形成第二填充开口；以及e）在所述第二填充开口内形成第二金属栅极，并去除所述保护层。

【技术特征摘要】
1.一种制作半导体器件的方法，包括: a)提供半导体衬底，所述半导体衬底上形成有用于形成N型金属栅极的第一伪栅极和用于形成P型金属栅极的第二伪栅极，所述半导体衬底上还形成有包围所述第一伪栅极和所述第二伪栅极的层间介电层； b)去除所述第一伪栅极和所述第二伪栅极中的一个以形成第一填充开口，并在所述第一填充开口内形成第一金属栅极； c)在所述第一金属栅极上形成保护层； d)去除所述第一伪栅极和所述第二伪栅极中的另一个以形成第二填充开口；以及 e)在所述第二填充开口内形成第二金属栅极，并去除所述保护层。2.按权利要求1所述的方法，其特征在于，所述保护层的材料为金、银、钌、铑、钯、锇、铱和钼中的一种或多种。3.按权利要求2所述的方法，其特征在于，所述保护层的材料为钌。4.按权利要求3所述的方法，其特征在于，所述c)步骤中形成所述保护层的方...

【专利技术属性】
技术研发人员：蒋莉，黎铭琦，朱普磊，曹均助，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：