半导体器件及其制造方法技术

公开了一种用于制造半导体器件的方法。在位于衬底上方的层间电介质(ILD)中的两个有源栅极部件之间形成伪栅极部件。在衬底中形成隔离部件，以及在隔离部件上方形成伪栅极部件。在衬底中的有源栅极部件的边缘处形成源极/漏极(S/D)部件，用于形成晶体管器件。所公开的方法提供了用于降低晶体管器件之间的寄生电容的改进方法。在实施例中，通过将物质引入到伪栅极部件内以增加伪栅极部件的电阻来实现这种改进的形成方法。本发明专利技术还提供了一种半导体器件。

【技术实现步骤摘要】

本专利技术涉及集成电路制造，更具体而言，涉及具有应变结构的半导体器件。
技术介绍
当诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件通过各种技术节点按比例缩小时，将高k栅极介电层和金属栅电极层结合在MOSFET的栅极堆叠内，从而随部件尺寸的降低而改进器件性能。MOSFET工艺包括“后栅极”工艺，该工艺用金属栅电极替换原始多晶硅栅电极从而改进器件性能。然而，在互补金属氧化物半导体(CMOS)制造中应用这些部件和工艺存在挑战。当器件之间的栅极长度和间隔减小时，加重了这些问题。例如，由于栅极堆叠之间的间隔减小，难以阻止MOSFET的栅极堆叠之间的寄生电容，从而影响器件性能。因此，需要的是在半导体器件中制造栅极堆叠的改进了的方法。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种用于制造半导体器件的方法，包括:在衬底上方的层间介电(ILD)层中形成第一栅极部件和第二栅极部件，其中，所述第一栅极部件和所述第二栅极部件具有第一电阻；将所述第一栅极部件转变成具有第二电阻的经处理的栅极部件，其中，所述第二电阻高于所述第一电阻；去除所述第二栅极部件以在所述IL本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底上方的层间介电(ILD)层中形成第一栅极部件和第二栅极部件，其中，所述第一栅极部件和所述第二栅极部件具有第一电阻；将所述第一栅极部件转变成具有第二电阻的经处理的栅极部件，其中，所述第二电阻高于所述第一电阻；去除所述第二栅极部件以在所述ILD层中形成开口；以及在所述开口中形成导电栅极部件。

【技术特征摘要】
2011.10.25 US 13/280,7701.一种用于制造半导体器件的方法，包括: 在衬底上方的层间介电(ILD)层中形成第一栅极部件和第二栅极部件，其中，所述第一栅极部件和所述第二栅极部件具有第一电阻； 将所述第一栅极部件转变成具有第二电阻的经处理的栅极部件，其中，所述第二电阻高于所述第一电阻； 去除所述第二栅极部件以在所述ILD层中形成开口 ；以及 在所述开口中形成导电栅极部件。2.根据权利要求1所述的方法，其中，转变的步骤包括: 对所述第一栅极部件实施处理；以及 之后退火所述衬底。3.根据权利要求1所述的方法，其中，所述第一栅极部件和所述第二栅极部件包括位于高k介电层上方的多晶硅栅电极。4.根据权利要求1所述的方法，其中，去除所述第二栅极部件的步骤是两步法干法蚀刻工艺，所述两步法干法蚀刻工艺包括去除位于多晶硅膜上方的本征氧化膜的第一步骤和去除所述多晶硅膜的第二步骤。5.一种用于制造半导体器件的方法，包括: 在衬底上方形成第一多晶娃栅电极、第二多晶娃栅电极、和第三多晶娃栅电极，其中，所述第一多晶硅栅电极位于所述第二多晶硅栅电极和所述第三多晶硅栅电极之间； 在所述第一多晶硅栅电极、所述第二多晶硅栅电极、和所述第三多晶硅栅电极内部和上方形成层间电介质(ILD)； 平坦化所述ILD以形...

【专利技术属性】
技术研发人员：叶明熙，蔡宗杰，李俊毅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：