本发明专利技术公开了一种整合有闪存和EEPROM的存储器，闪存存储阵列和EEPROM存储阵列形成于同一存储器模块内，EEPROM存储阵列位于闪存存储阵列的旁侧，闪存存储阵列和EEPROM存储阵列共用周边电路。闪存存储阵列和EEPROM存储阵列的P阱互相隔离，闪存存储阵列和EEPROM存储阵列的字线互相独立、且分别提供电压。本发明专利技术能将闪存存储阵列和EEPROM存储阵列整合到同一IP内，能实现页擦写和字节擦写两种擦写方式，能共用周边电路、缩小芯片面积。
【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路，特别是涉及一种整合有闪存和EEPROM的存储器。
技术介绍
现今集成电路中，闪存(Flash)和电可擦除只读存储器(EEPROM)是普遍使用的两种嵌入式非易失型存储器。两者各有优缺点，Flash面积小，但只支持页擦写不支持字节擦写；EEPR0M支持字节擦写，但面积较大。而在很多应用中，既用到页擦写和又用到字节擦写，以页擦写为主，字节擦写为辅。普遍的做法是:直接采用EEPR0M，或采用Flash和EEPROM两个IP，IP为集成电路设计中预先设计、验证好的功能模块，面积消耗较大。
技术实现思路
本专利技术所要解决的技术问题是提供一种整合有闪存和EEPROM的存储器，能将闪存存储阵列和EEPROM存储阵列整合到同一 IP内，能实现页擦写和字节擦写两种擦写方式，还能缩小芯片面积。为解决上述技术问题，本专利技术提供一种整合有闪存和EEPROM的存储器，闪存存储阵列和EEPROM存储阵列形成于同一存储器模块内，所述EEPROM存储阵列位于所述闪存存储阵列的旁侧，所述闪存存储阵列和所述EEPROM存储阵列共用周边电路；所述闪存存储阵列和所述EEPROM存储阵列的P阱互相隔离，所述闪存存储阵列和所述EEPROM存储阵列的字线互相独立、且分别提供电压。进一步的改进是，所述闪存存储阵列由行列排列的多个闪存器件组成，所有的所述闪存器件形成于同一 P阱中，每一行的所述闪存器件的字线都连接在一起。进一步的改进是，所述EEPROM存储阵列包括I列以上，所述EEPROM存储阵列的每一列都包括多个EEPROM器件，各列的所述EEPROM器件排列成行列结构；每一列的所述EEPROM器件形成于同一 P阱中，不同列之间的P阱互相隔离；同一行不同列的各所述EEPROM器件的字线互相独立、且分别提供电压。进一步的改进是，所述周边电路包括行解码器、灵敏放大器、电流源产生电路、电荷泵电路、数据锁存电路以及列选择电路；所述数据锁存电路包括一擦写标志位，所述擦写标志位用于控制所选定的列进行擦写操作。本专利技术能将闪存存储阵列和EEPROM存储阵列整合到同一 IP如嵌入式非挥发性存储器模块内，能实现页擦写和字节擦写两种擦写方式，能实现以页擦写为主、字节擦写为辅的运用。本专利技术的闪存存储阵列和EEPROM存储阵列共用周边解码电路、灵敏放大器以及电荷泵等电路，能缩小芯片面积，节省成本。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明:图1是本专利技术实施例整合有闪存和EEPROM的存储器阵列示意框图；图2是本专利技术实施例整合有闪存和EEPROM的存储器单元结构示意图。具体实施例方式如图1所示，是本专利技术实施例整合有闪存和EEPROM的存储器阵列示意框图。本专利技术实施例整合有闪存和EEPROM的存储器的闪存(Flash)存储阵列和EEPROM存储阵列形成于同一存储器模块内。Flash存储阵列和EEPROM存储阵列都采用SONOS (硅-氧化硅-氮化硅-氧化硅-硅)工艺形成。所述EEPROM存储阵列位于所述闪存存储阵列的旁侧。所述EEPROM存储阵列包括I列以上。每一列如图1中所示的EEPROM存储阵列」^七6_1。所述EEPROM存储阵列的列数的多少根据实际需要确定。所述闪存存储阵列和所述EEPROM存储阵列共用周边电路；如图1中所示的数据锁存电路以及列选择电路。所述周边电路还包括行解码器、灵敏放大器、电流源产生电路、电荷泵电路等。所述数据锁存电路包括一擦写标志位，所述擦写标志位用于控制所选定的列进行擦写操作。本专利技术实施例中，在进行锁存数据操作时，不仅要将需要些的数据锁存到寄存器中，同时还要将所述擦写标志位置高电位，这样才能对选定的所述闪存存储阵列和所述EEPROM存储阵列进行擦写操作。所述闪存存储阵列和所述EEPROM存储阵列的P阱互相隔离，所述闪存存储阵列和所述EEPROM存储阵列的字线互相独立、且分别提供电压。如图2所示，是本专利技术 实施例整合有闪存和EEPROM的存储器单元结构示意图。所述闪存存储阵列由行列排列的多个闪存器件组成，所有的所述闪存器件形成于同一 P阱中，如图2中，所有的闪存器件的衬底即P阱都连接在一起，形成的连线为衬底线Pwell_f0每一列的所述闪存器件的位线、源线都连在一起，如图2中的位线BL_f_0、BL_f_l，源线SL_f_0、SL_f_0所示。每一行的所述闪存器件的字线都连接在一起，图2中示出的所述闪存器件的两行字线分别为字线WL_f_0和WL_f_l，字线WL_f_0和WL_f_l分别通过开关连接到字线GWL_0和GWL_1上。由字线GWL_0和GWL_1以及其它字线GWL_*的电位来控制哪一行被选中进行擦写操作。所述EEPROM存储阵列包括I列以上，图2中示出了 2列。所述EEPROM存储阵列的每一列都包括多个EEPROM器件，各列的所述EEPROM器件排列成行列结构。每一列的所述EEPROM器件形成于同一 P阱中，不同列之间的P阱互相隔离；如图2中的每列的所述EEPROM器件即P阱都连接在一起，形成的连线为分别为衬底线Pwell_e_0、Pwell_e_l，衬底线Pwell_e_0和Pwell_e_l之间是隔离的。每一列的所述EEPROM器件的位线、源线都连在一起，如图2中的位线BL_e_0、BL_e_l，源线SL_e_0、SL_e_0所示。同一行不同列的各所述EEPROM器件的字线互相独立、且分别提供电压。如图2中所示，第一行的所述EEPROM器件的字线WL_e_0_0和WL_e_l_0是互相隔离的，并分别通过一个开关连接到字线GWL_0上 ’第二行的所述EEPROM器件的字线WL_e_0_l和WL_e_l_l也是互相隔离的，并分别通过一个开关连接到字线GWL_1上。由图2可知，其中Flash存储阵列，每页(行)的字节之间衬底没有隔离，WL也都连在一起，只支持页擦写；EEPR0M存储阵列，每页的每个字节衬底和WL都相互隔离，支持字节擦写。本专利技术实施例对Flash存储阵列进行擦写时，EEPROM存储阵列中的存储单元的WL, BL、SL以及衬底都接地，从而不会有擦写动作；同样，对其中任一 EEPROM存储阵列的列进行擦写时，其他列的EEPROM存储阵列和Flash存储阵列也不会有擦写动作；当然也可以同时对Flash、EEPROM存储阵列进行擦写。至于那块阵列中的单元被进行擦写操作，这完全取决于擦写之前的数据锁存操作。数据锁存电路中的所述擦写标志位用于控制图2中的开关以及产生Pwell、BL、SL电位。例如，要对Flash存储阵列进行擦写操作，这需要对Flash存储阵列对应的数据锁存电路进行数据锁存操作，Flash存储阵列对应的标志位会被置高，则图2中Flash存储阵列中所有开关导通，EEPROM存储阵列中所有开关关断，这样所有Flash存储阵列单元的栅极被置为相应的高电位，所有EEPROM存储阵列单元的栅极接地；同时Flash存储阵列对应的PwelUBL, SL都会被赋予相应的高电位，所有EEPROM各自对应的Pwell、BL、SL都会接地。这样，Flash存储阵列单元各端都被置为相应的高电位，实现擦写操作，而所有EEPROM存储阵列单元各端都接地，不会被进行擦写操作。“读”操作时，Flas本文档来自技高网...
【技术保护点】
一种整合有闪存和EEPROM的存储器，其特征在于：闪存存储阵列和EEPROM存储阵列形成于同一存储器模块内，所述EEPROM存储阵列位于所述闪存存储阵列的旁侧，所述闪存存储阵列和所述EEPROM存储阵列共用周边电路；所述闪存存储阵列和所述EEPROM存储阵列的P阱互相隔离，所述闪存存储阵列和所述EEPROM存储阵列的字线互相独立、且分别提供电压。
【技术特征摘要】
1.一种整合有闪存和EEPROM的存储器，其特征在于: 闪存存储阵列和EEPROM存储阵列形成于同一存储器模块内，所述EEPROM存储阵列位于所述闪存存储阵列的旁侧，所述闪存存储阵列和所述EEPROM存储阵列共用周边电路； 所述闪存存储阵列和所述EEPROM存储阵列的P阱互相隔离，所述闪存存储阵列和所述EEPROM存储阵列的字线互相独立、且分别提供电压。2.按权利要求1所述的整合有闪存和EEPROM的存储器，其特征在于:所述闪存存储阵列由行列排列的多个闪存器件组成，所有的所述闪存器件形成于同一 P阱中，每一行的所述闪存器件的字线都连接在一起。3.按权利要求1所述...
【专利技术属性】
技术研发人员：冯国友，朱瑶华，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。