存储单元的读取电路和存储器制造技术

一种存储单元的读取电路和存储器，所述读取电路适用于读取存储单元中的n位存储值（n大于1），包括：电流镜单元，具有输入端和多个输出端；参考支路，包括源、漏极中的一个电性连接所述电流镜单元的输入端，另一个用于电性连接存储单元的输出端的第一钳位晶体管；多条输出支路，每条输出支路包括源、漏极中的一个电性连接所述基准电阻，另一个电性连接所述电流镜单元的一个输出端的第二钳位晶体管与基准电阻；其中，第一钳位晶体管的栅极和多个输出支路中的多个第二钳位晶体管的栅极共同接至同一偏置电压；多个输出支路中的多个基准电阻具有多个阻值。本发明专利技术提供的读取存储单元电路对工艺要求低，便于生产和实现精度。

【技术实现步骤摘要】

本专利技术涉及半导体存储领域，尤其涉及半导体存储单元的读取电路和包含该读取电路的半导体存储器。
技术介绍
包括非易失性存储装置和易失性存储装置在内的存储器装置一般通过对电荷的存储与释放来存储数据“O”和“I”。对于非易失性存储装置，当存储单元中存储不同的数据值(“O”或“I”)时，存储单元的输出电流Icell是不同的。以一个存储两位数据的存储单元为例:当存储单元中存储数据为“00”时，对应的输出电流为IcellO ;当存储数据为“01”时，对应的输出电流为Icelll ;存储数据为“10”时，对应的输出电流为Icell2 ;存储数据为“11”时，对应的输出电流为 Icell3。其中，O < IcellO < Icelll < Icell2 < Icell3。对于存储三位及以上位数据的存储单元来说，输出电流Icell的大小关系对应存储数据的大小可以做类似的推理。因此，在固定的栅源电压Vgs和固定的源漏电压Vds下，流经存储单元的电流大小是不一样的。而为了将存储器的存储单元中的存储数据(“O”和“I”)读取出来，一般采用读出放大器电路来感测存储单元中的电流和/或本文档来自技高网...

【技术保护点】
一种存储单元的读取电路，其特征在于，包括：电流镜单元，具有输入端和多个输出端；参考支路，包括第一钳位晶体管，所述第一钳位晶体管的源、漏极中的一个电性连接所述电流镜单元的输入端，另一个用于电性连接存储单元的输出端；多条输出支路，每条输出支路包括第二钳位晶体管与基准电阻，所述第二钳位晶体管的源、漏极中的一个电性连接所述基准电阻，另一个电性连接所述电流镜单元的一个输出端；其中，所述第一钳位晶体管的栅极和多个输出支路中的多个第二钳位晶体管的栅极共同接至同一偏置电压；所述多个输出支路中的多个基准电阻具有多个阻值。

【技术特征摘要】
1.一种存储单元的读取电路，其特征在于，包括: 电流镜单兀，具有输入端和多个输出端； 参考支路，包括第一钳位晶体管，所述第一钳位晶体管的源、漏极中的一个电性连接所述电流镜单元的输入端，另一个用于电性连接存储单元的输出端； 多条输出支路，每条输出支路包括第二钳位晶体管与基准电阻，所述第二钳位晶体管的源、漏极中的一个电性连接所述基准电阻，另一个电性连接所述电流镜单元的一个输出端; 其中，所述第一钳位晶体管的栅极和多个输出支路中的多个第二钳位晶体管的栅极共同接至同一偏置电压；所述多个输出支路中的多个基准电阻具有多个阻值。2.如权利要求1所述的读取电路，其特征在于，所述多个输出支路中的多个第二钳位晶体管的漏极电性连接至读取电路的输出端，共同反映存储单元的读值。3.如权利要求1所述的读取电路，其特征在于，所述读取电路用于读取η位存储单元，对应的，所述输出支路的数目为2-1个，其中，η为大于I的整数。4.如权利要求3所述的读取电路，其特征在于，每条输出支路中的基准电阻的阻值各不相等。5.如权利要求1或4所述的读取电路，其特征在于，每个基准电阻的阻值均介于所述存储单元的最大等效电阻与最小等效电阻的阻值之间。6.如权利要求1所述的读取电路，其特征在于，所述第一钳位晶体管与第二钳位晶体管均为NMOS晶体管。7.如权利要...

【专利技术属性】
技术研发人员：肖军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：