存储单元的读取电路和存储器制造技术

一种存储单元的读取电路和存储器，所述读取电路适用于读取存储单元中的n位存储值（n大于1），包括：电流镜单元，具有输入端和多个输出端；参考支路，包括源、漏极中的一个电性连接所述电流镜单元的输入端，另一个用于电性连接存储单元的输出端的第一钳位晶体管；多条输出支路，每条输出支路包括源、漏极中的一个电性连接所述基准电阻，另一个电性连接所述电流镜单元的一个输出端的第二钳位晶体管与基准电阻；其中，第一钳位晶体管的栅极和多个输出支路中的多个第二钳位晶体管的栅极共同接至同一偏置电压；多个输出支路中的多个基准电阻具有多个阻值。本发明专利技术提供的读取存储单元电路对工艺要求低，便于生产和实现精度。

【技术实现步骤摘要】

本专利技术涉及半导体存储领域，尤其涉及半导体存储单元的读取电路和包含该读取电路的半导体存储器。
技术介绍
包括非易失性存储装置和易失性存储装置在内的存储器装置一般通过对电荷的存储与释放来存储数据“O”和“I”。对于非易失性存储装置，当存储单元中存储不同的数据值(“O”或“I”)时，存储单元的输出电流Icell是不同的。以一个存储两位数据的存储单元为例:当存储单元中存储数据为“00”时，对应的输出电流为IcellO ;当存储数据为“01”时，对应的输出电流为Icelll ;存储数据为“10”时，对应的输出电流为Icell2 ;存储数据为“11”时，对应的输出电流为 Icell3。其中，O < IcellO < Icelll < Icell2 < Icell3。对于存储三位及以上位数据的存储单元来说，输出电流Icell的大小关系对应存储数据的大小可以做类似的推理。因此，在固定的栅源电压Vgs和固定的源漏电压Vds下，流经存储单元的电流大小是不一样的。而为了将存储器的存储单元中的存储数据(“O”和“I”)读取出来，一般采用读出放大器电路来感测存储单元中的电流和/或电压，并根据感测到的电流和/或电压来判断存储单元中的存储数据是什么(“O ”或“ I ”)。如图1所示，一种现有的读出放大器包括:PM0S晶体管M10、M11、M12和M13、NM0S晶体管M20，电流比较器101、102、103，以及电流源Irefl、Iref2和Iref3。所述PMOS晶体管Μ1(ΓΜ13构成1: 1:1:1的电流镜将流经CLl的电流Icell分别镜像到电流比较器101、102、103所在的支路上，电流比较器101、102、103所在的支路分别有电流源IrefI Iref3，电流源Irefl Iref3提供的电流的大小关系为:Irefl < Iref2 < Iref3。当Icell大于某电流源提供的电流时， 所述电流源所在支路的电流比较器输出为0，当Icell小于某电流源提供的电流时，所述电流源所在支路的电流比较器输出为I。这样，CLl中的存储数据不同时，电流比较器IOf 103的输出电压VOUTf V0UT3的组合情况会不同，可以被读作不同的值。具体的，当Icell < Irefl，代表存储单元中的存储数据为00 ;当Irefl < Icell < Iref2代表存储单元中的存储数据为01 ;当Iref2 < Icell < Iref3代表存储单元中的存储数据为01 ;当Icell>Iref3代表存储单元中的存储数据为11。另外，图1所示的NMOS晶体管M20的栅极被输入偏置电压BV，现有技术多利用电流源或电压源电路作为偏置电压提供电路。如图2所示，另一种现有的读出放大器包括:电阻R1、R21、R22和R23，电压比较器201、202和203，以及电流源IrefUIref2 Iref3。其中，电阻Rl和R21 R23的阻值相同，电流源Irefl Iref3提供的电流的大小关系为:Irefl < Iref2 < Iref3,即电压比较器的正极输入电压Vrl < Vr2 < Vr3。当Icell小于某电流源提供的电流时，存储器所在支路的输出电压Vcell会小于此电流源所在支路的输出电压，所述电流源所在支路的电压比较器输出为O。当Icell大于电流源提供的电流时，存储器所在支路的输出电压Vcell也会大于此电流源所在支路的输出电压，所述电流源所在支路的电压比较器输出为I。这样，CLl中的存储数据不同时，电压比较器20广203的输出电压VOUTf V0UT3的组合情况会不同，可以被读作不同的值。具体的，当Vcell < Vrl，代表存储单元中的存储数据为00 ;当Vrl<Vcell <Vr2，代表存储单元中的存储数据为01 ;iVr2 < Vcell <Vr3，代表存储单元中的存储数据为01 ;当Vcell>Vr3，代表存储单元中的存储数据为11。对于存储数据为三位以上的存储单元，上述两种读出放大器的电路可以做类似的推演。更多关于存储单元读取电路的内容介绍可以参见公开号为CN1992228A、CN1204859A等中国专利情报。由上可知，现有读出放大器提供电路需要精确的电流源电路。为了获得精确的电流，电流源电路会很复杂，且读出放大器容易产生由电流源的不精确而造成的读出误差。
技术实现思路
本专利技术技术方案解决的是现有读出放大器提供电路需要精确的电流源，而电流源的实现电路较为复杂，且读出放大器容易产生由电流源的不精确而造成的读出误差的问题。为解决上述问题，本专利技术提出一种存储单元的读取电路，所述读取电路适用于读取存储单元中的η位存储值(η大于I)，包括:电流镜单元，具有输入端和多个输出端；参考支路，包括第一钳位晶体管，所述第一钳位晶体管的源、漏极中的一个电性连接所述电流镜单元的输入端，另一个用于电性连接存储单元的输出端；多条输出支路，每条输出支路包括第二钳位晶体管与基准电阻，所述第二钳位晶体管的源、漏极中的一个电性连接所述基准电阻，另一个电性连接所述电流镜单元的一个输出端；其中，所述第一钳位晶体管的栅极和多个输出支路中的多个第二钳位晶体管的栅极共同接至同一偏置电压；所述多个输出支路中的多个基准电阻具有多个阻值。可选的，所述多个输出支路中的多个第二钳位晶体管的漏极电性连接至读取电路的输出端，共同反映存储单元的读值。可选的，所述读取电路用于读取η位存储单元，对应的，所述输出支路的数目为2η-1个，其中，η为大于I的整数。可选的，每条输出支路中的基准电阻的阻值各不相等。可选的，每个基准电阻的阻值均介于所述存储单元的最大等效电阻与最小等效电阻的阻值之间。可选的，所述第一钳位晶体管与第二钳位晶体管均为NMOS晶体管。可选的，所述电流镜单元包括一个第一 PMOS晶体管和多个第二 PMOS晶体管，其中，第一 PMOS晶体管的栅极和漏极与每个第二 PMOS晶体管的栅极电性相连，第一 PMOS晶体管的源极与每个所述第二 PMOS晶体管的源极电性相连并连接至电源电压，每个所述第二 PMOS晶体管的漏极作为所述电流镜单元的一个输出端。可选的，所述第一钳位晶体管为第一 NMOS晶体管，第二钳位晶体管为第二 NMOS晶体管；所述第一 NMOS晶体管和第二 NMOS晶体管的栅极连接至偏置电压；所述第一 NMOS晶体管的源极连接至所述存储单元的输出端，所述第一 NMOS晶体管的漏极与第一 PMOS晶体管的源极和栅极相连；所述第二NMOS晶体管的漏极与第二PMOS晶体管的漏极相连，并电性连接至读取电路的输出端，所述第二 NMOS晶体管的源极连接所述基准电阻，所述基准电阻接地。可选的，所述第一 PMOS晶体管和第二 PMOS晶体管的沟道宽长比为1:1。可选的，不同输出支路所连接的基准电阻的阻值之间的差距大于50%。本专利技术的技术方案还提供了一种存储器，包括:存储单元；如前所述的存储单元的读取电路。与现有技术相比，本专利技术具有以下优点:本专利技术提供的实施例中的存储单元的读取电路利用电流镜使得参考支路和多条输出支路具有相同的输出电流，再分别在参考本文档来自技高网...

【技术保护点】
一种存储单元的读取电路，其特征在于，包括：电流镜单元，具有输入端和多个输出端；参考支路，包括第一钳位晶体管，所述第一钳位晶体管的源、漏极中的一个电性连接所述电流镜单元的输入端，另一个用于电性连接存储单元的输出端；多条输出支路，每条输出支路包括第二钳位晶体管与基准电阻，所述第二钳位晶体管的源、漏极中的一个电性连接所述基准电阻，另一个电性连接所述电流镜单元的一个输出端；其中，所述第一钳位晶体管的栅极和多个输出支路中的多个第二钳位晶体管的栅极共同接至同一偏置电压；所述多个输出支路中的多个基准电阻具有多个阻值。

【技术特征摘要】
1.一种存储单元的读取电路，其特征在于，包括: 电流镜单兀，具有输入端和多个输出端； 参考支路，包括第一钳位晶体管，所述第一钳位晶体管的源、漏极中的一个电性连接所述电流镜单元的输入端，另一个用于电性连接存储单元的输出端； 多条输出支路，每条输出支路包括第二钳位晶体管与基准电阻，所述第二钳位晶体管的源、漏极中的一个电性连接所述基准电阻，另一个电性连接所述电流镜单元的一个输出端; 其中，所述第一钳位晶体管的栅极和多个输出支路中的多个第二钳位晶体管的栅极共同接至同一偏置电压；所述多个输出支路中的多个基准电阻具有多个阻值。2.如权利要求1所述的读取电路，其特征在于，所述多个输出支路中的多个第二钳位晶体管的漏极电性连接至读取电路的输出端，共同反映存储单元的读值。3.如权利要求1所述的读取电路，其特征在于，所述读取电路用于读取η位存储单元，对应的，所述输出支路的数目为2-1个，其中，η为大于I的整数。4.如权利要求3所述的读取电路，其特征在于，每条输出支路中的基准电阻的阻值各不相等。5.如权利要求1或4所述的读取电路，其特征在于，每个基准电阻的阻值均介于所述存储单元的最大等效电阻与最小等效电阻的阻值之间。6.如权利要求1所述的读取电路，其特征在于，所述第一钳位晶体管与第二钳位晶体管均为NMOS晶体管。7.如权利要...

【专利技术属性】
技术研发人员：肖军，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：