半导体装置的刷新控制电路和方法制造方法及图纸

技术编号:8626894 阅读:165 留言:0更新日期:2013-04-26 00:18
本发明专利技术公开了一种半导体装置的刷新控制电路和方法,所述刷新控制电路包括:第一存储体刷新计数器,其被配置成在刷新操作期间,当第一存储体地址信号被使能时,增大或减小第一刷新地址信号的逻辑值;第二存储体刷新计数器,其被配置成在刷新操作期间,当第二存储体地址信号被使能时,增大或减小第二刷新地址信号的逻辑值;存储体选择单元,其被配置成在刷新操作期间,响应于第一存储体地址信号和第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号;以及行选择单元,其被配置成响应于第一刷新地址信号和第二刷新地址信号以及第一存储体选择信号和第二存储体选择信号,而产生第一行选择信号和第二行选择信号。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置,更具体而言,涉及一种执行刷新操作的半导体装置。
技术介绍
在半导体装置之中,诸如DRAM的存储装置包括用电容器实现的存储器单元。由于电容器的特性而在电容器中不可避免地出现泄漏电流,所以DRAM展示出易失性存储装置的特性。因此,存储装置应当在将数据储存在存储器单元中之后,周期性地执行数据保持操作。数据保持操作被称作为刷新操作。一般地,将刷新操作分成自动刷新操作和自我刷新操作,所述自动刷新操作是根据命令输入来执行,所述自我刷新操作是通过存储装置本身周期性地执行。图1示意性地说明现有的刷新控制电路的配置。在图1中,现有的刷新控制电路包括用于半导体装置的正常操作的 电路和用于刷新操作的电路。刷新控制电路包括地址锁存单元10、刷新计数器20、地址选择单元30、激活控制单元40、第一存储体选择单元51至第四存储体选择单元54以及行选择单元60。地址锁存单元10被配置成接收行地址信号RA和激活信号ACT以产生正常地址信号Normal_GaX。刷新计数器20被配置成接收刷新信号REFP以产生当刷新信号REFP输入时逻辑值连续增大或减小的刷新地址信号Ref_Gax。地址选择单元30被配置成响应于刷新命令REF而选择正常地址信号Normal_GaX或刷新地址信号Ref_Gax作为输出地址信号Gax。激活控制单元40被配置成接收激活信号ACT和刷新信号REFP以当激活信号ACT或刷新信号REFP被使能时产生激活控制信号ACTC0N。第一存储体选择单元51至第四存储体选择单元54被配置成接收激活控制信号ACTCON和各自分配的存储体地址信号BA〈0:3>。此外,第一存储体选择单元51至第四存储体选择单元54被配置成接收刷新信号REFP。第一存储体选择单元51至第四存储体选择单元54分别产生第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3。刷新信号REFP在正常操作期间被禁止,而在刷新操作期间被使能。在正常操作期间,第一存储体选择单元51至第四存储体选择单元54根据存储体地址信号ΒΑ〈0: 3>仅分别使能特定的存储体选择信号ACT_BK0至ACT_BK3。例如,当第一存储体地址信号ΒΑ〈0>处于高电平且第二至第四存储体地址信号BA〈1: 3>都处于低电平时,第一存储体选择单元51可以将第一存储体选择信号ACT_BK0使能,而第二存储体选择单元52至第四存储体选择单元54可以分别将第二存储体选择信号ACT_BK1至第四存储体选择信号ACT_BK3禁止。第一存储体选择单元51至第四存储体选择单元54在刷新操作期间,响应于刷新信号REFP而将全部的第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3使能。换言之,第一存储体选择单元51至第四存储体选择单元54被配置成在刷新操作期间,无论存储体地址信号BA〈0:3>如何,都将全部的第一存储体选择信号ACT_BKO至第四存储体选择信号ACT_BK3使能。行选择单元60被配置成接收输出地址信号Gax以及第一存储体选择信号ACT_BK0至第四存储体选择信号ACT_BK3,以产生第一行选择信号Row_BK0至第四行选择信号Row_BK3。第一行选择信号Row_BK0至第四行选择信号Row_BK3用来将相应的存储体的字线使倉泛。现有的刷新控制电路被配置成在刷新操作期间,将全部存储体中的字线使能。因此,同时对全部的存储体执行刷新操作。
技术实现思路
本文描述了一种能够控制针对每个存储体分开执行的刷新操作的刷新控制电路和方法。在本专利技术的一个实施例中,一种半导体装置的刷新控制电路包括第一存储体刷新计数器,所述第一存储体刷新计数器被配置成在刷新操作期间,当第一存储体地址信号被使能时,增大或减小第一刷新地址信号的逻辑值;第二存储体刷新计数器,所述第二存储体刷新计数器被配置成在刷新操作期间,当第二存储体地址信号被使能时,增大或减小第二刷新地址信号的逻辑值;存储体选择单元,所述存储体选择单元被配置成在刷新操作期间,响应于第一存储体地址信号和第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号;以及行选择单元,所述行选择单元被配置成响应于第一刷新地址信号和第二刷新地址信号以及第一存储体选择信号和第二存储体选择信号而产生第一行选择信号和第二行选择信号。在本专利技术的另一个实施例中,在正常操作期间,刷新控制电路响应于存储体地址信号和行地址信号而将特定存储体的字线使能。在刷新操作期间,刷新控制电路通过响应于刷新地址信号而将包括在特定的存储体中的字线使能,来响应于存储体地址信号而选择所述特定的存储体。在本专利技术的另一个实施例中,一种半导体装置的刷新控制方法包括以下步骤在刷新操作期间,响应于存储体地址信号而产生多个存储体之中的特定存储体的刷新地址信号;在刷新操作期间,响应于存储体地址信号而将特定存储体的存储体选择信号使能;以及将刷新地址信号和存储体选择信号组合以用来产生行地址信号。附图说明结合附图描述本专利技术的特点、方面和实施例,其中图1示意性地说明现有的半导体存储装置的刷新控制电路的配置,以及图2示意性地说明根据一个实施例的半导体装置的刷新控制电路的配置。具体实施例方式在下文中,将通过不同的实施例,参照附图来描述根据本专利技术的。图2示意性地说明根据一个实施例的半导体装置的刷新控制电路的配置。在图2中,刷新控制电路包括第一存储体刷新计数器210至第四存储体刷新计数器240、第一存储体选择单元510至第四存储体选择单元540以及行选择单元600。图2说明了根据本实施例的半导体装置包括四个存储体。然而,可以根据期望的存储体的数目来增加或减少存储体刷新计数器和存储体选择单元的数目。相似地,也可以基于存储体的数目来增加或减少存储体地址信号的数目,且本专利技术的本实施例中的每个存储体地址信号被定义为用于选择存储体的信号,所述存储体采用与指定的数目相同的方式来被指定。刷新控制电路包括分配给各个存储体的第一存储体刷新计数器210至第四存储体刷新计数器240。第一存储体刷新计数器210被配置成接收刷新信号REFP和第一存储体地址信号ΒΑ〈0>以连续地增大或减小第一刷新地址信号Ref_Gax_BK0的逻辑值。第一存储体刷新计数器210响应于在刷新操作期间被使能的刷新信号REFP和第一存储体地址信号ΒΑ〈0>而产生第一刷新地址信号Ref_Gax_BK0。换言之,在刷新操作期间,当第一存储体地址信号ΒΑ〈0>选择第一存储体时,第一存储体刷新计数器210产生第一刷新地址信号Ref_Gax_BK0。刷新信号REFP是在半导体装置的刷新操作期间被使能的信号,且可以从外部命令信号中产生。第二存储体刷新计数器220被配置成接收刷新信号REFP和第二存储体地址信号B A〈1>,以连续地增大或减小第二刷新地址信号Ref_Gax_BKl的逻辑值。第二存储体刷新计数器220响应于在刷新操作期间被使能的刷新信号REFP和第二存储体地址信号BA〈1>,而产生第二刷新地址信号Ref_Gax_BKl。换言之,在刷新操作期间,当第二存储体地址信号BA〈1>选择第二存储体时,第二存储体刷新计数器220产生第二刷新地址信号Ref_Gax_BKl本文档来自技高网
...

【技术保护点】
一种半导体装置的刷新控制电路,包括:第一存储体刷新计数器,所述第一存储体刷新计数器被配置成在刷新操作期间,当第一存储体地址信号被使能时,增大或减小第一刷新地址信号的逻辑值;第二存储体刷新计数器,所述第二存储体刷新计数器被配置成在所述刷新操作期间,当第二存储体地址信号被使能时,增大或减小第二刷新地址信号的逻辑值;存储体选择单元,所述存储体选择单元被配置成在所述刷新操作期间,响应于所述第一存储体地址信号和所述第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号;以及行选择单元,所述行选择单元被配置成响应于所述第一刷新地址信号和所述第二刷新地址信号以及所述第一存储体选择信号和所述第二存储体选择信号,而产生第一行选择信号和第二行选择信号。

【技术特征摘要】
2011.10.18 KR 10-2011-01061621.一种半导体装置的刷新控制电路,包括 第一存储体刷新计数器,所述第一存储体刷新计数器被配置成在刷新操作期间,当第一存储体地址信号被使能时,增大或减小第一刷新地址信号的逻辑值; 第二存储体刷新计数器,所述第二存储体刷新计数器被配置成在所述刷新操作期间,当第二存储体地址信号被使能时,增大或减小第二刷新地址信号的逻辑值; 存储体选择单元,所述存储体选择单元被配置成在所述刷新操作期间,响应于所述第一存储体地址信号和所述第二存储体地址信号而产生第一存储体选择信号和第二存储体选择信号;以及 行选择单元,所述行选择单元被配置成响应于所述第一刷新地址信号和所述第二刷新地址信号以及所述第一存储体选择信号和所述第二存储体选择信号,而产生第一行选择信号和第二行选择信号。2.如权利要求1所述的刷新控制电路,其中,所述行选择单元在所述第一存储体选择信号被使能时,根据所述第一刷新地址信号而产生所述第一行选择信号。3.如权利要求2所述的刷新控制电路,其中,...

【专利技术属性】
技术研发人员:李政祐
申请(专利权)人:爱思开海力士有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1