具有完全独立的部分阵列刷新功能的动态随机存取存储器制造技术
【技术实现步骤摘要】
本专利技术总的涉及半导体集成电路，并且更具体地，本专利技术涉及具有部分阵列刷新功能的动态随机存取存储器。
技术介绍
在动态随机存取存储器(DRAM)集成电路设备中，DRAM单元阵列典型地以行和列布置，使得特定的DRAM单元可以通过指定其阵列中的行和列来寻址。字线将单元的行连接到探测单元中数据的一组位线读出放大器。然后在读取操作中，选择或者“列选择”位线读出放大器中的数据子集用于输出。从典型地以充电和放电存储电容器的形式的存储数据在 相对短暂的时间段后将会消失的意义上，DRAM单元是“动态的”。因此，为了保持信息，必须刷新DRAM单元的内容。存储电容器的充电或放电状态必须以重复的方式重新应用到单独存储器单元。刷新操作之间可允许的最大时间量由组成DRAM单元阵列的存储电容器的电荷存储能力决定。DRAM制造商通常指定一个刷新时间，用于确保DRAM单元中的数据保持。刷新操作与读操作相似，但是没有数据被输出。在位线读出放大器读出单元中的数据之后，进行恢复操作，使数据重新被写入单元中。因此，数据被“刷新”。通过根据行地址启动字线，并且启动位线读出放大器，执行刷新操作。此外，...
【技术保护点】
一种动态随机存取存储器(DRAM)设备，包括：M个存储体，M为大于1的整数，每一存储体具有多个字线，每一字线连接多个数据存储单元，这些单元是通过刷新操作可刷新的；部分阵列自刷新配置寄存器(PASR)，用于在自刷新操作模式中单独控制M个存储体的每一个的刷新；以及命令控制器，用于接收命令信号并向PASR提供配置控制时钟，其中PASR包括用于锁存从M个输入引脚输入的M位刷新数据的M个触发器。
【技术特征摘要】
2006.04.28 US 11/412,7831.一种动态随机存取存储器(DRAM)设备，包括 M个存储体，M为大于I的整数， 每一存储体具有多个字线， 每一字线连接多个数据存储单元， 这些单元是通过刷新操作可刷新的； 部分阵列自刷新配置寄存器(PASR)，用于在自刷新操作模式中单独控制M个存储体的每一个的刷新；以及 命令控制器，用于接收命令信号并向PASR提供配置控制时钟， 其中PASR包括用于锁存从M个输入引脚输入的M位刷新数据的M个触发器。2.如权利要求I所述的DRAM设备，其中，所述寄存器包含对于每一存储体指示该存储体在自刷新模式中是否要被刷新的相应位；并且 在自刷新模式中，DRAM设备仅对所述寄存器中相应位被设置为指示自刷新的存储体执行自刷新操作。3.如权利要求I所述的DRAM设备，还包括 第一地址产生电路，用于在所述自刷新模式中产生N个第一地址，N为整数。4.如权利要求3所述的DRAM设备，还包括 地址控制电路，用于响应N个第一地址和M位刷新数据的逻辑组合控制所述存储体的刷新。5.如权利要求4所述的DRAM设备，其中所述地址控制电路包括 第一地址译码电路，包括 M个译码电路，用于译码所述第一地址来产生M个所译码的第一地址输出，和M个逻辑电路，用于逻辑组合所述M个所译码的第一地址输出和所述M位刷新数据，从而产生M个第一地址。6.如权利要求5所述的DRAM设备，还包括 第二地址产生电路，用于产生地址，所述第二地址产生电路包括M个译码电路，用于译码所述第二地址来产生M个所译码的第二地址。7.如权利要求6所述的DRAM设备，其中所述第一地址译码电路还包括 体选择电路，具有M个选择电路，用于在刷新模式中选择M个所译码的第一地址或者在非刷新模式中选择M个所译码的第二地址，所述M个所选择的地址指定要刷新的存储体。8.如权利要求7所述的DRAM设备，其中 所述第一地址产生电路包括内部地址发生器，用于产生内部地址作为所述第一地址；和 所述第二地址产生电路包括外部地址发生器，用于产生外部地址作为所述第二地址。9.如权利要求8所述的DRAM设备，其中 所述命令控制器通过所述寄存器控制所述输入数据的锁存并探测所述刷新模式，响应所述刷新模式的探测来控制所述地址产生电路的地址的产生和由所述体选择电路的选择。10.如权利要求9所述的DRAM设备，其中，所述命令控制电路包括 模式探测电路，用于探测DRAM设备中的自刷新模式。11.如权利要求I所述的DRAM设备，还包括第一地址产生电路，用于在刷新模式中产生第一地址；和 第二地址产生电路，用于产生外部地址。12.如权利要求11所述的DRAM设备，还包括 体地址控制电路，用于响应第一地址、第二地址和所述M位刷新数据的逻辑组合来控制所述存储体的刷新。13.如权利要求12所述的DRAM设备，其中所述体地址控制电路包括 选择电路，用于在刷新模式中选择第一地址或者在非刷新模式中选择第二地址以产生所选择的地址。14.如权...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。