一种制作阵列基板的方法及其阵列基板和显示装置制造方法及图纸

本发明专利技术涉及一种制作阵列基板的方法及其阵列基板和显示装置，其中制作阵列基板的方法可以包括：形成包括源漏极和数据线的图形；形成非晶半导体薄膜层；退火，以便仅仅将源漏极和数据线上的非晶半导体薄膜层转换成金属半导体化合物。通过仅仅将源漏极和数据线上的非晶半导体薄膜层转换成金属半导体化合物，形成的金属半导体化合物可以防止金属薄膜层例如低电阻金属Cu或Ti层表面在后续工艺中的氧化腐蚀，有助于制造使用Cu或Ti的金属氧化物薄膜晶体管结构。

【技术实现步骤摘要】

本专利技术涉及显示领域，特别涉及一种制作阵列基板的方法、使用该制作阵列基板的方法制作的阵列基板、和包括该阵列基板的显示装置。
技术介绍
在现有的制作用于显示装置的薄膜晶体管的过程中，其中的电极（如栅极、源极、漏极）或电极引线（如栅线、数据线）通常需要使用低电阻金属（如Cu等）。但在使用这种金属的情况下，存在金属表面因氧化腐蚀而在诸多工序中受到制约的问题。换句话说，由于金属表面出现氧化腐蚀现象，而在诸多工序中限制了该金属的使用。因此，在现有技术中迫切需要一种新的技术，来防止在制作包括薄膜晶体管的显示装置的过程中出现的金属电极表面氧化腐蚀。
技术实现思路
有鉴于此，本专利技术提供一种制作阵列基板的方法、使用该制作阵列基板的方法制作的阵列基板、和包括该阵列基板的显示装置，其能够解决或者至少缓解现有技术中存在的至少一部分缺陷。根据本专利技术的第一个方面，提供一种制作阵列基板的方法，该方法可以包括下面的步骤：形成包括源漏极和数据线的图形；形成非晶半导体薄膜层；退火，以便仅仅将源漏极和数据线上的非晶半导体薄膜层转换成金属半导体化合物。借助于本专利技术的制作阵列基板的方法，通过仅仅将源漏极和数据线上的非晶半导体薄膜层转换成金属半导体化合物，形成的金属半导体化合物可以防止金属薄膜层例如低电阻金属Cu层表面在后续工艺中的氧化腐蚀。本专利技术的制作阵列基板的方法使得在使用Cu的氧化物薄膜晶体管的制造工序中既可以防止源漏处低电阻金属Cu表面的氧化，又可以制造例如氧化铟镓锌InGaZnO（IGZO）、氧化铟锡锌InSnZnO（ITZO）、氮掺杂的氧化锌ZnON等的金属氧化物薄膜晶体管。在本专利技术的一个实施例中，制作阵列基板的方法还可以包括下面的步骤：在形成包括源漏极和数据线的图形之前，在衬底上形成栅极和栅线、覆盖在栅极和栅线上的栅绝缘层、以及覆盖在栅绝缘层上的对应于栅极区域的有源层。在本专利技术的另一个实施例中，其中形成包括源漏极和数据线的图形的步骤包括：形成金属薄膜层；通过构图工艺，将源漏极和数据线之外位置的金属薄膜层去除。在本专利技术的再一个实施例中，制作阵列基板的方法还可以包括下面的步骤：将源漏极和数据线之外位置的非晶半导体薄膜层去除。与申请人曾经提出的首先形成作为源漏极和数据线的金属薄膜层，然后在该金属薄膜层上形成非晶半导体薄膜层，接着退火，以便将至少部分该非晶半导体薄膜层转换成金属半导体化合物的方法相比，本专利技术的不同之处在于，在形成金属薄膜层之后，通过构图工艺，将源漏极和数据线之外位置的金属薄膜层去除，即，将未被源漏极和数据线占据的衬底表面上的金属薄膜层选择性去除，仅仅保留了作为源漏极和数据线位置的金属薄膜层。然后形成非晶半导体薄膜层，该非晶半导体薄膜层覆盖了源漏极和数据线位置的金属薄膜层以及未被源漏极和数据线位置的金属薄膜层占据的衬底其他区域的上表面。这里仅仅是为了形成非晶半导体薄膜层的方便，也可以仅仅在源漏极和数据线位置的金属薄膜层上直接形成非晶半导体薄膜层。随后的退火步骤仅仅将源漏极和数据线上的非晶半导体薄膜层转换成金属半导体化合物，因为覆盖在作为源漏极和数据线金属薄膜层上的非晶半导体薄膜层会与其下的金属薄膜层反应，从而形成金属半导体化合物层。在除了源漏极和数据线之外的其他位置由于并不存在金属薄膜层，因此并不存在将非晶半导体薄膜层转换成金属半导体化合物层的情况，例如覆盖在其他位置的非晶半导体薄膜层在退火过程中不与栅绝缘层（例如SiO2）和有源层（例如IGZO、ITZO、或ZnON等）反应。采用本专利技术的制作阵列基板的方法与申请人曾经提出的上述制作阵列基板的方法相比，是另外一种防止金属薄膜层例如Cu层在后续工艺中的氧化腐蚀的思路，两者并不存在矛盾之处。在本专利技术的又一个实施例中，制作阵列基板的方法还可以包括下面的步骤：形成钝化层，并且在与漏极、栅线和数据线对应的位置刻蚀钝化层以形成对应的通孔。在本专利技术的再一个实施例中，制作阵列基板的方法还可以包括下面的步骤：在栅绝缘层上对应栅线位置，形成栅绝缘层过孔。在本专利技术的一个实施例中，制作阵列基板的方法还可以包括下面的步骤：形成透明导电薄膜，通过构图工艺，在形成有通孔的钝化层上形成包括像素电极、栅线连接线以及数据线连接线的图形，其中漏极上的金属半导体化合物通过对应漏极的位置形成的通孔与像素电极电连接。在本专利技术的另一个实施例中，其中金属薄膜层包括铜层或钛层。在本专利技术的再一个实施例中，其中非晶半导体薄膜层包括α-硅、α-锗、α-砷化镓、α-硫化砷或α-硒层。在本专利技术的又一个实施例中，其中金属半导体化合物包括铜的硅化物、铜的锗化物、铜与α-砷化镓的化合物、铜与α-硫化砷的化合物、铜与α-硒的化合物、钛的硅化物、钛的锗化物、钛与α-砷化镓的化合物、钛与α-硫化砷的化合物、钛与α-硒的化合物。在本专利技术的一个实施例中，其中金属薄膜层包括铜层。在本专利技术的另一个实施例中，其中非晶半导体薄膜层包括α-硅层。在本专利技术的再一个实施例中，其中金属半导体化合物包括铜的硅化物。在本专利技术的又一个实施例中，其中非晶半导体薄膜层的厚度为10?-50?。在本专利技术的一个实施例中，其中退火温度在200℃-280℃之间。在本专利技术的另一个实施例中，其中退火步骤是在氮气气氛下进行的。在本专利技术的再一个实施例中，其中有源层为金属氧化物层。在本专利技术的又一个实施例中，其中金属氧化物层包括InGaZnO、InSnZnO或ZnON半导体层。根据本专利技术的第二个方面，提供一种使用上述的制作阵列基板的方法制作的阵列基板。通过使用上述的制作阵列基板的方法制作的阵列基板，仅仅将源漏极和数据线上的非晶半导体薄膜层转换成金属半导体化合物，形成的金属半导体化合物可以防止金属薄膜层例如低电阻金属Cu层表面在后续工艺中的氧化腐蚀。本专利技术的制作阵列基板的方法使得在使用Cu的氧化物薄膜晶体管的制造工序中既可以防止源漏处Cu的氧化，又可以制造例如氧化铟镓锌InGaZnO（IGZO）、氧化铟锡锌InSnZnO（ITZO）、氮掺杂的氧化锌ZnON等的金属氧化物薄膜晶体管。根据本专利技术的第三个方面，提供一种显示装置，包括上述的阵列基板。附图说明图1示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。图2示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。图3示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。图4示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。图5示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。图6示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。图7示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。图8示意性示出了根据本专利技术一个实施例的制作阵列基板的方法的其中一个步骤。附图标记说明12-衬底；14-栅极；16-栅线；18-本文档来自技高网...

【技术保护点】
一种制作阵列基板的方法，包括：形成包括源漏极和数据线的图形；形成非晶半导体薄膜层；退火，以便仅仅将源漏极和数据线上的所述非晶半导体薄膜层转换成金属半导体化合物。

【技术特征摘要】
1. 一种制作阵列基板的方法，包括：
形成包括源漏极和数据线的图形；
形成非晶半导体薄膜层；
退火，以便仅仅将源漏极和数据线上的所述非晶半导体薄膜层转换成金属半导体化合物。
2. 根据权利要求1所述的方法，还包括：
在形成包括源漏极和数据线的图形之前，在衬底上形成栅极和栅线、覆盖在所述栅极和栅线上的栅绝缘层、以及覆盖在所述栅绝缘层上的对应于所述栅极区域的有源层。
3. 根据权利要求2所述的方法，其中形成包括源漏极和数据线的图形的步骤包括：
形成金属薄膜层；
通过构图工艺，将源漏极和数据线之外位置的金属薄膜层去除。
4. 根据权利要求3所述的方法，还包括：
将源漏极和数据线之外位置的非晶半导体薄膜层去除。
5. 根据权利要求4所述的方法，还包括：
形成钝化层，并且在与漏极、栅线和数据线对应的位置刻蚀所述钝化层以形成对应的通孔。
6. 根据权利要求5所述的方法，还包括：
在栅绝缘层上对应所述栅线位置，形成栅绝缘层过孔。
7. 根据权利要求6所述的方法，还包括：
形成透明导电薄膜，通过构图工艺，在所述形成有通孔的钝化层上形成包括像素电极、栅线连接线以及数据线连接线的图形，其中所述漏极上的金属半导体化合物通过所述对应漏极的位置形成的通孔与所述像素电极电连接。
8. 根据权利要求1-6中任一项所述的方法，其中所述金属薄膜层包括铜层或钛层。
9. 根据...

【专利技术属性】
技术研发人员：刘圣烈，崔承镇，宋泳锡，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11