立体存储器阵列及制作立体存储器阵列的方法技术

在具有平面表面（１２）的衬底（１０）上制作立体存储器阵列。立体存储器阵列包括组织成与平面表面（１２）平行的一个以上平面（１２，１４）的多个第一选择线（２０）。多个第二选择线（１８）在垂直于衬底（１０）的平面表面（１２）设置的柱中形成。多个存储单元（２２）分别耦合到多个第一（２０）以及多个第二（１８）选择线。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

技术介绍
个人计算机、工作站、显示器的图形子系统、电子游戏及其它电子设备都包括用于存储数据的存储系统。对于更大更快的存储系统存在不断增长的需求。存储器技术的属性包括数据存取时间(即速度)、成本、可靠性、大小(即密度)以及电力耗散。存在若干存储器技术，例如软盘驱动器、硬盘驱动器、CD/DVD驱动器以及半导体存储器。半导体存储器包括例如DRAM、SRAM、ROM、PROM、OTP、EEPROM、FLASH和VRAM存储器等。虽然微处理器处理能力(即速度)与摩尔定律一致地显著增加，但与微处理器通信的存储装置只能跟上增加的密度但跟不上速度。伴随提高存储装置的速度的问题的一部分在于，随着存储单元的密度在一定存储器技术的范围内增加，电容延迟、读出电路和传统存储器布局组织使存取时间改进保持为最小。如果存取时间无法随着对存储器进行的密度改进共同得到改进，则计算机系统的发展将受到阻碍。因此，需要一种新的存储器体系结构，它不仅增加密度，而且还增加数据存取时间。
技术实现思路
在具有平面表面的衬底上制作立体(三维)存储器阵列。立体存储器阵列包括组织成与平面表面平行的一个以上平面的多个第一选择线。多个第二选择线在垂直于衬底的平面表面设置的柱中形成。多个存储单元分别耦合到多个第一以及多个第二选择线。附图简介参照附图会更好地理解本专利技术。附图中的元素不一定相互成比例。重点而是放在清楚地说明本专利技术。此外，相同的参考标号在若干视图中表示相应的类似部分。附图说明图1是本专利技术的至少一个实施例的存储器阵列的示意图。图2是本专利技术的一个实施例中的存储器阵列的物理布局的示意图。图3是示图，表示图2的存储器阵列中使用的示范存储单元。图4是图3所示的存储单元的一个示范实施例。图5是图3所示的存储单元的另一个示范实施例。图6是图3所示的存储单元的另一个示范实施例。图7是用于一个垂直柱列和多个行线的本专利技术的一个实施例的局部剖视图。图8是本专利技术的一个示范实施例的局部剖视图。图9是图8所示的示范实施例的顶视图。图10是采用蛇形布局的本专利技术的一个备选实施例的示范顶视图。图11是本专利技术的一个备选实施例的局部剖视图。图12是本专利技术的一个备选实施例的透视图。图13是具有多层存储单元的图12所示的实施例的透视图。图14是一组双存储单元的一个示范实施例。图15是一组双存储单元的另一个示范实施例。图16是一组双存储单元的另一个示范实施例。图17是结合图12所示的基本结构的一个示范存储器阵列的局部剖视图。图18是图17所示的一个实施例的顶视图。图19是对于图18所示的基本结构采用蛇形布局的本专利技术的一个备选实施例的顶视图。图20是本专利技术的一个备选实施例的透视图。图21是本专利技术的一个备选实施例的局部剖视图。图22是采用双存储单元的一个备选实施例的局部示意图。图23是本专利技术的一个示范实施例的侧视图。图24是结合本专利技术的至少一个实施例的存储载体的示范布局。图25是结合本专利技术的至少一个实施例的电子设备、即计算机系统的框图。图26是嵌入式立体存储器阵列的一个实施例的示范局部透视图。图27是用来实现本专利技术的实施例的基本步骤的示范流程图。图28是创建结合本专利技术的存储单元的基本步骤的示范流程图。优选实施例的详细说明本文所述的三维存储器体系结构的实施例采用垂直柱来形成用于选择存储单元阵列中的特定存储单元的行或列线。这种体系结构从多个存储单元来创建‘立体’阵列结构，它非常节省体积空间、比只是通过将其层叠来扩展传统交叉点存储器阵列的先前三维体系结构更快且更易于制造。本文所述的一个实施例涉及一次写入阵列，又称作一次可编程(OTP)存储器或一次写入多次读取(WORM)存储器。当采用垂直柱作为‘立体’(即具有三维，但不一定都为相同长度)存储器阵列中的位线(或者字线)来实现一次写入阵列时，隧道结在水平字线和垂直位线的相交处的垂直柱上形成。最好在立体存储器阵列的形成中包括各存储元件的控制元件，它在物理上靠近存储元件并在水平字线和垂直位线之间与其串联。本领域的技术人员应当理解，字线可能制作成垂直的，以及列线可制作成水平的，而没有背离本专利技术的范围和精神。为了清楚地描述本申请中的专利技术，垂直选择线将称作列或位线，以及水平选择线将称作字线或行线。或者，水平选择线通常可称作驱动线，以及垂直选择线称作读出线。由于驱动线和读出线的取向可互换，因此，实际上存在一组第一选择线和一组第二选择线，它们设置在相互垂直的独立平面中形成立体存储器阵列。第一或第二选择线之一相对于存储器阵列在其中形成的衬底的平面组成垂直柱。在定义平面的衬底上制作存储器阵列。存储器阵列包括垂直层叠的多个存储单元。存储单元包括形成绝缘表面的介电层以及与衬底的平面平行地设置在介电层上的字线。存储单元最好具有围绕字线的控制元件以及围绕控制元件的至少一部分的存储器存储元件。控制元件具有第一截面面积。存储元件具有第二截面面积。存储元件的截面面积最好是充分小于控制元件的截面面积，使得存储元件可改变其状态，而控制元件未受到影响。控制元件和存储元件最好是制作成相似类型的器件，例如隧道结器件。或者，当相变材料用于存储元件时，存储元件的截面面积可小于、等于或大于控制元件的截面面积。存储元件截面面积最好是小于控制元件截面面积，以便使功率最小以及提高改变存储状态的速度。存储单元包括垂直柱，它实质上垂直于衬底的平面并接触存储器存储元件。采用这种垂直柱结构的立体存储器阵列，存储器存储元件的数量仅受到垂直层叠各柱的列、控制元件和状态变化存储元件的半导体工艺的纵横比的限制。这种体系结构的一个特征在于，多个立体阵列的层叠允许比采用传统半导体工艺可能实现的更大的阵列。采用垂直柱的这种三维体系结构，每一垂直位线可访问多达20或更多的水平字线。此外，立体存储器阵列可嵌入诸如微处理器、图形处理器和存储处理器之类的传统集成电路。例如，传统CPU将大的存储器阵列用于内部第1级和第2级高速缓冲存储器。这些高速缓冲存储器通常耗用传统处理器布局中的大面积。通过采用设置在处理器核心计算机电路之上的立体存储器阵列，实现在面积方面更小的管芯尺寸。传统存储器存储元件通常实现为平行板结构(或者垂直电容井)，其最小面积在传统上受到最小半导体光刻工艺几何尺寸以及对基于晶体管的控制FET的需要的限制。本文所公开的三维体系结构允许形成在水平和垂直选择线的相交处与垂直柱接触的存储器存储元件。这种构成考虑到具有由水平选择线的边沿的高度和垂直选择柱的宽度所确定的面积的存储器存储元件。因此，存储器存储元件的面积在这种体系结构中可极大地减小，从而在执行隧道结或介质破裂器件的熔断操作时允许更快的存取速度以及更少所需能量。此外，当存储器存储元件采用隧道结在水平和垂直选择线的垂直边沿上形成时，传统的平面隧道结中发现的缺陷的影响极大地减小。通过把存储器驱动和读出选择线分别设置在水平和垂直平面，驱动与读出选择线之间的电容被减小。这种减小的电容允许存储器阵列的更快存取速度。存储单元的立体存储器阵列将各种半导体器件的任一种用于与用作存储器选择电路的一部分的垂直柱接合的存储和控制元件来创建。三维体系结构的大部分实现将传统半导体设备和硅衬底用作原材料来进行。但是，本专利技术的半导体器件适用于大范围的半导体器件技术，并且可由各种半导体材料制成。下列说明本文档来自技高网...

【技术保护点】
一种立体存储器阵列，包括：具有平面表面（１２）的衬底（１０）；组织成与所述平面表面（１２）平行的一个以上平面（１４，１６）的多个第一选择线（２０）；多个第二选择线（１８），在垂直于所述衬底（１０）的所述平面表面（１２ ）设置的柱中形成；以及多个存储单元（２２），分别耦合到所述多个第一（２０）以及多个第二（１８）选择线。

【技术特征摘要】
1.一种立体存储器阵列，包括具有平面表面(12)的衬底(10)；组织成与所述平面表面(12)平行的一个以上平面(14，16)的多个第一选择线(20)；多个第二选择线(18)，在垂直于所述衬底(10)的所述平面表面(12)设置的柱中形成；以及多个存储单元(22)，分别耦合到所述多个第一(20)以及多个第二(18)选择线。2.如权利要求1所述的立体存储器阵列，其特征在于，所述存储单元(22)中的至少一个包括与存储器存储元件(24)串联的控制元件(26)。3.如权利要求2所述的立体存储器阵列，其特征在于，所述存储器存储元件(24)沿所述柱(18)之一的边沿形成。4.如权利要求2所述的立体存储器阵列，其特征在于，所述存储器存储元件(24)是反熔断器件。5.如权利要求2所述的立体存储器阵列，其特征在于，所述存储器存储元件(24)包括写/擦除/写或者可重写相变材料。6.如权利要求2所述的立体存储器阵列，其特征在于，所述控制元件(26)沿所述第一选择线(20)之一的边沿形成。7.如权利要求6所述的立体存储器阵列，其特征在于，所述控制元件(26)沿着形成点、从而在编程期间增强电场的所述第一选择线(20)的至少两条边沿形成。8.如权利要求6所述的立体存储器阵列，其特征在于，所述第一选择线(20)为蛇形的。9.如权利要求2所述的立体存储器阵列，其特征在于，所述控制元件(26)为隧道结器件。10.如权利要求1所述的立体存储器阵列，其特征在于，还包括在所述衬底中电连接到至少一个柱(18)并且实质上设置在所述相应柱之下的开关元件(60，61)。11.一种制作存储电路的方法，包括以下步骤在实质上与衬底(10)平行的平面(14，16)中形成(62)第一选择线(20)的阵列；形成(64)垂直于所述第一选择线的平面的第二选择线(18)的阵列；以及形成(66)存储单元(2...

【专利技术属性】
技术研发人员：PJ弗里克，AL范布洛克林，DE安德逊，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US[美国]