阵列基底液晶显示装置和制作阵列基底的方法制造方法及图纸

以小岛形状的多个多晶硅薄膜（７１）形成的其上的玻璃基底（３）上，形成栅绝缘薄膜（１５）。对在栅绝缘薄膜（１５）上形成的第一金属层（７２）做图形，以在面向产生薄膜晶体管（４，５）的栅绝缘薄膜（１５）上形成栅电极（１６）。在栅绝缘薄膜（１５）上，形成第二金属层（７３），以覆盖栅电极（１６）。在薄膜晶体管（４，５）的栅电极（１６）上接线部分（１７）。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括开关元件，液晶显示装置的阵列基底和制作该阵列基底的方法。
技术介绍
近年来，作为液晶显示装置，一种系统型液晶装置已在市场上面世。在这系统型液晶装置中不仅是简单的驱动电路，即X驱动器电路和Y驱动器电路，而且诸如DAC(数字-模拟变换器)电路的外部电路也按照常规用TAB(胶带自动结合)安装，并把它组合在其玻璃基底的主表面上，并制成诸如SRAM或DRAM的存储器功能元件和光传感器。这种类型的液晶显示装置需要一个作为高性能开关元件的薄膜晶体管，并要求低功耗和高断路率。为了要获得高性能和高断路率的液晶显示装置，必需把用作第一金属层的栅接线和信号接线变细。此外，为了获得低功耗(H共同逆驱动)和诸如DA变换器的内建电路，必需降低MOS电容器部分的平带电压(Vfb)。如果使栅接线和信号接线变细就会增加栅接线成信号接线的电阻，所以就增加功耗，从而减少了电路电源的幅度。为了避免这一点，要求低电阻的接线材料。此外，接线变细意味着把在3μm到5μm范围内的典型常规的接线宽度减小到在0.5μm到2μm的范围之内。在多晶半导体层被用作MOS电容部分的场合下，使用下面的方法来降低MOS电本文档来自技高网...

【技术保护点】
一种阵列基底，包括：透明基底；多个多晶半导体层，设置在透明基底的一个主表面上；栅绝缘薄膜，设置在透明基底的该主表面上，以覆盖这多个多晶半导体层；第一导电层，设置成经由该栅绝缘薄膜面向该多个多晶半导体层中的一个 ；以及第二导电层，包括设置在该第一导电层的一个主表面上并电连接到该第一导电层的接线部分，和设置成经由该栅绝缘薄膜，面向这多个多晶硅半导体层中的任何另外一个的电容器接线部分，并在这多个多晶半导体层中的该另外一个和电容器接线部分的本身之 间形成电容。

【技术特征摘要】
【国外来华专利技术】JP 2003-8-18 294583/20031.一种阵列基底，包括透明基底；多个多晶半导体层，设置在透明基底的一个主表面上；栅绝缘薄膜，设置在透明基底的该主表面上，以覆盖这多个多晶半导体层；第一导电层，设置成经由该栅绝缘薄膜面向该多个多晶半导层中的一个；以及第二导电层，包括设置在该第一导电层的一个主表面上并电连接到该第一导电层的接线部分，和设置成经由该栅绝缘薄膜，面向这多个多晶硅半导体层中的任何另外一个的电容器接线部分，并在这多个多晶半导体层中的该另外一个和电容器接线部分的本身之间形成电容。2.根据权利要求1所述阵列基底，其特征在于，其中该第二导电层具有的电阻值比第一导电层的电阻值低。3.根据权利要求1所述阵列基底，其特征在于，其中该第一导电层由含钼的合金制成，和该第二导电层由含铝的合金制成。4.根据权利要求1所述阵列基底，其特征在于，其中该第一导电层由钼-钨和钼-钽中的一个制成，和该第二导电层由铝与铝-铜中的至少一个，和钼，钛与氮化钛中的至少一个层叠薄膜制成。5.根据权利要求1所述的阵列基底，其特征在于，其中面向电容器接线部分的该多晶半导体层用p-型搀杂剂和n-型搀杂剂中的任何一个来搀杂。6.一种液晶显示装置，包括阵列基底，根据权利要求1至5之一形成；对面基底，面向该阵列基底设置；以及液晶，在该对面基底和该阵列基底之间引入。7....

【专利技术属性】
技术研发人员：松浦由纪，石田有亲，
申请(专利权)人：东芝松下显示技术有限公司，
类型：发明
国别省市：JP[日本]