一种低压本征NMOS器件及其制造方法技术

本发明专利技术公开了一种低压本征NMOS器件包括：硅衬底上部形成有注入区，注入区旁侧形成有浅沟槽隔离，注入区上部形成有N型源漏区，注入区和硅衬底上方形成有栅氧化层，栅氧化层上方形成有栅多晶硅层，栅氧化层和栅多晶硅层的两侧形成有隔离侧墙，N型源漏区和栅多晶硅层通过接触孔引出连接金属连线。本发明专利技术还公开了一种低压本征NMOS器件的制造方法。本发明专利技术的本征低压NMOS器件通过提高沟道两侧掺杂浓度，能有效地抑制了源漏穿通的发生，不需要通过拉长器件沟道的方式来避免源漏穿通现象的发生，有利于低压本征NMOS器件的小型化，有利于减小应用低压本征NMOS器件的电路面积。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别是涉及一种低压本征NMOS器件。本专利技术还涉及一种低压本征NMOS器件的制造方法
技术介绍
本征NMOS器件具有低阈值电压，当它的栅极电压为零伏是出于开的状态，在模拟电路中经常被采用，主要是用作传输器件。在锗硅BiCMOS工艺中，为了隔离外部噪声，降低电路的高频噪声，特别是低噪声功率放大器(LNA)，有的时候需要采用高电阻率的硅衬底材料，比如电阻率为IOOOohm. cm衬底。相比常规电阻率为IOohm. cm左右的硅衬底，这种高电阻率的硅衬底的掺杂浓度降低了数十倍。因此对本征NMOS来说，特别是核心低压本征NMOS (Core Native NMOS)，由于沟道没有任何额外的掺杂，沟道长度需要加长2 3倍，才能避免器件的源和漏发生穿通。对于工作电压为1. 8伏特的本征NM0S，当衬底电阻率从IOohm. cm变为lOOOohm. cm时，它的沟道长度需要从O. 8微米加长到2微米才能避免源漏穿通现象的发生。虽然在本征NMOS的电路中被使用的数量不是很多，但沟道长度增加导致的驱动电流下降，最终会导致电路中需要并联更多的器件才能满足电路的性能，间接本文档来自技高网...

【技术保护点】
一种低压本征NMOS器件，其特征是，包括：硅衬底上部形成有注入区，注入区旁侧形成有浅沟槽隔离，注入区上部形成有N型源漏区，注入区和硅衬底上方形成有栅氧化层，栅氧化层上方形成有栅多晶硅层，栅氧化层和栅多晶硅层的两侧形成有隔离侧墙，N型源漏区和栅多晶硅层通过接触孔引出连接金属连线。

【技术特征摘要】
1.一种低压本征NMOS器件，其特征是，包括硅衬底上部形成有注入区，注入区旁侧形成有浅沟槽隔离，注入区上部形成有N型源漏区，注入区和硅衬底上方形成有栅氧化层，栅氧化层上方形成有栅多晶硅层，栅氧化层和栅多晶硅层的两侧形成有隔离侧墙，N型源漏区和栅多晶硅层通过接触孔弓I出连接金属连线。2.如权利要求1所述的本征NMOS器件，其特征是所述N型源漏区与栅氧化层、栅多晶娃层不存在重置区域。3.如权利要求2所述的本征NMOS器件，其特征是所述栅氧化层厚度为2纳米 4纳米。4.一种低压本征NMOS器件的制造方法，其特征是，包括 (1)在硅衬底上制作浅沟槽隔离，淀积一层二氧化硅，在二氧化硅上方生...

【专利技术属性】
技术研发人员：刘冬华，石晶，钱文生，胡君，段文婷，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：