一种半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构，包括：衬底，包括半导体层以及位于该半导体层之上的绝缘层；两个半导体鳍片，并行地位于该衬底之上；第一栅极和第二栅极，分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上；第三栅极，位于所述两个半导体鳍片相邻的内侧侧壁之间；源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内；源/漏延伸区，分别位于所述第一栅极和第二栅极两侧的半导体鳍片内；栅介质层，位于所述第一栅极、第二栅极、第三栅极与所述两个半导体鳍片之间；接触层，位于所述源/漏延伸区的侧表面上。本发明专利技术还提供了一种半导体结构的制造方法。本发明专利技术有效地减小了双鳍型半导体结构源/漏延伸区的接触电阻，提高了性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
在半导体技术中，围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构。当前，立体型器件结构已出现双鳍型半导体结构，S卩，在半导体衬底上形成两个并行的半导体鳍片，在每个半导体鳍片的两端分别接有各自的源/漏区，每个半导体鳍片的外侧侧壁存在各自的前栅，以及两个半导体鳍片之间存在用于调节阈值电压的背栅。在半导体工艺中，降低半导体结构的接触电阻是提高半导体结构性能的一种常用方式之一。因此，希望提出，可以有效地降低双鳍型半导体结构的接触电阻，进而提高双鳍型半导体结构性能。
技术实现思路
本专利技术提供了，通过在双鳍型半导体结构源/漏延伸区的表面形成接触层，有效地减小了双鳍型半导体结构源/漏延伸区的接触电阻，进而提高了双鳍型半导体结构的性能。根据本专利技术 的一个方面，提供了一种半导体结构的制造方法，该制造方法包括a)提供衬底，在该衬底上形成并行的两个半导体鳍片、以及用于形成源/漏区的源/漏结构，其中，该源/漏结构分别与所述两个半导体鳍片的两端相连接；b)形成栅介质层以覆盖所述衬底、所述两个半导体鳍片以及所述源/漏结构；c)形成相互分离的第一栅极、第二栅极以及第三栅极，其中，所述第一栅极和第二栅极分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上，所述第三栅极位于所述两个半导体鳍片相邻的内侧侧壁之间；d)在位于所述第一栅极和第二栅极两侧的半导体鳍片中形成源/漏延伸区、以及在所述源/漏结构中形成源/漏区；e)在所述源/漏延伸区的侧表面形成接触层。根据本专利技术的另一个方面，还提供了一种半导体结构，该半导体结构包括衬底，包括半导体层以及位于该半导体层之上的绝缘层；两个半导体鳍片，并行地位于该衬底之上；第一栅极和第二栅极，分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上；第三栅极，位于所述两个半导体鳍片相邻的内侧侧壁之间；源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内；源/漏延伸区，分别位于所述第一栅极和第二栅极两侧的半导体鳍片内；栅介质层，位于所述第一栅极、第二栅极、第三栅极与所述两个半导体鳍片之间；以及接触层，位于所述源/漏延伸区的侧表面上。与现有技术相比，本专利技术具有以下优点在双鳍型半导体结构源/漏延伸区的表面形成接触层，有效地减小了双鳍型半导体结构源/漏延伸区的接触电阻，进而提高了双鳍型半导体结构的性能。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。图1为根据本专利技术的半导体结构制造方法的流程图；图2 (a)和图2 (b)分别为根据本专利技术一个实施例的绝缘体上硅衬底的立体示意图以及俯视不意图；图3(a)和图3(b)分别为根据本专利技术一个实施例的形成并行的半导体鳍片以及源/漏结构的立体示意图以及俯视示意图；图4(a)和图4(b)分别为根据本专利技术一个实施例的形成栅介质层后的立体示意图以及俯视不意图；图5 (a)和图5 (b)分别为根据本专利技术一个实施例的形成栅极材料层后的立体示意图以及俯视不意图；图6(a)和图6(b)分别为根据本专利技术一个实施例的形成栅极后的立体示意图以及俯视不意图；以及 图7 (a)和图7(b)分别为根据本专利技术一个实施例的在源/漏延伸区表面形成接触层后的立体示意图以及俯视示意图。附图中相同或相似的附图标记代表相同或相似的部件。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施例作详细描述。下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，本文内所述的各种结构之间的相互关系包含由于工艺或制程的需要所作的必要的延展，如，术语“垂直”意指两平面之间的夹角与90°之差在工艺或制程允许的范围内。本专利技术提供了一种半导体结构的制造方法，如图1所示。下面，将结合图2(a)至图7(b)通过本专利技术的一个实施例对图1中形成半导体结构的方法进行具体地描述。首先，执行步骤S101，提供衬底，在该衬底上形成并行的两个半导体鳍片、以及用于形成源/漏区的源/漏结构，其中，该源/漏结构分别与所述两个半导体鳍片的两端相连接。具体地，如图2(a)和2(b)所示，提供衬底，所述衬底可以为绝缘体上硅(Silicon-On-1nsulator, SOI)衬底,也可以为体娃结构上结合绝缘埋层和顶层半导体。下文中将以SOI衬底为例对本专利技术进行说明。SOI衬底包括第一半导体层100、位于该第一半导体层100之上的绝缘层200、以及位于该绝缘层200之上的第二半导体层300。其中，所述第一半导体层100为单晶硅，在其它实施例中，所述第一半导体层100还可以包括其他基本半导体，例如锗。或者，所述第一半导体层100还可以包括化合物半导体，例如，碳化硅、砷化镓、砷化铟或者磷化铟。典型地，所述第一半导体层100的厚度可以约为但不限于几百微米,例如从O. 5mm-1. 5mm的厚度范围。所述绝缘层200可以为二氧化硅、氮化硅或者其他任何适当的绝缘材料，典型地，所述绝缘层200的厚度范围为200nm-300nm。所述第二半导体层300可以为所述第一半导体层100包括的半导体中的任何一种。在本实施例中，所述第二半导体层300为单晶硅。在其它实施例中，所述第二半导体层300还可以包括其他基本半导体或者化合物半导体。所述第二半导体层300的厚度范围为50nm-100nm。优选地，所述第二半导体层300的厚度等于将要在后续步骤中形成的半导体鳍片的高度。在下文中，以第二半导体层300是硅层为例对后续的半导体制造工艺进行描述。 如图3(a)和3(b)所示，在所述硅层300上沉积掩膜(未示出)并对其进行构图，形成半导体鳍片图案以及源/漏区图案，以及暴露出后续制造工艺中所述硅层300待去除的区域，其中，所述掩膜可以是任何常规的掩膜，如利用常规技术容易构图的光致抗蚀剂掩膜或其他类似掩膜；构图后，利用如干法刻蚀和/或湿法刻蚀等工艺去除所述硅层300暴露的部分，以形成并行的两个半导体鳍片(分别为第一半导体鳍片310和第二半导体鳍片320)、以及用于在后续工艺中形成源/漏区的源/漏结构。其中，用于形成沟道的所述第一半导体鳍片310和第二半导体鳍片320比较薄，其厚度范围为5nm-40nm，其高度的范围为50nm-100nm,以第一半导体鳍片310为例,本文档来自技高网...

【技术保护点】
一种半导体结构，该半导体结构包括：衬底，包括半导体层(100)以及位于该半导体层(100)之上的绝缘层(200)；两个半导体鳍片，并行地位于该衬底之上；第一栅极(501)和第二栅极(502)，分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上；第三栅极(503)，位于所述两个半导体鳍片相邻的内侧侧壁之间；源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内；源/漏延伸区，分别位于所述第一栅极(501)和第二栅极(502)两侧的半导体鳍片内；栅介质层(400)，位于所述第一栅极(501)、第二栅极(502)、第三栅极(503)与所述两个半导体鳍片之间；以及接触层(600)，位于所述源/漏延伸区的侧表面上。

【技术特征摘要】
1.一种半导体结构，该半导体结构包括 衬底，包括半导体层(100)以及位于该半导体层(100)之上的绝缘层(200)； 两个半导体鳍片，并行地位于该衬底之上； 第一栅极(501)和第二栅极(502)，分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上； 第三栅极(503)，位于所述两个半导体鳍片相邻的内侧侧壁之间； 源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内； 源/漏延伸区，分别位于所述第一栅极(501)和第二栅极(502)两侧的半导体鳍片内；栅介质层(400)，位于所述第一栅极(501)、第二栅极(502)、第三栅极(503)与所述两个半导体鳍片之间；以及 接触层(600)，位于所述源/漏延伸区的侧表面上。2.根据权利要求1所述的半导体结构，其中 所述接触层(600)包括CoSi2、NiSi或者Ni(Pt) Si2_y中的一种或其组合。3.根据权利要求1或2所述的半导体结构，其中 所述接触层(600)的厚度小于8nm。4.一种半导体结构的制造方法，该方法包括 a)提供衬底，在该衬底上形成并行的两个半导体鳍片、以及用于形成源/漏区的源/漏结构，其中，该源/漏结构分别与所述两个半导体鳍片的两端相连接； b)形成栅介质层(400)以覆盖所述衬底、所述两个半导体鳍片以及所述源/漏结构； c)形成相互分离的第一栅极(501)、第二栅极(502)以及第三栅极(503)，其中，所述第一栅极(501)和第二栅极(502)分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上，所述第三栅极(503)位于所述两个半导体鳍片相邻的内侧侧壁之间； d)在位于所述第一栅极(501)和第二栅极(502)两侧的半导体鳍片中形成源/漏延伸区、以及在所述...

【专利技术属性】
技术研发人员：朱慧珑，尹海洲，骆志炯，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：