一种半导体结构及其制造方法技术

本发明专利技术提供了一种半导体结构，包括：衬底，包括半导体层以及位于该半导体层之上的绝缘层；两个半导体鳍片，并行地位于该衬底之上；第一栅极和第二栅极，分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上；第三栅极，位于所述两个半导体鳍片相邻的内侧侧壁之间；源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内；源/漏延伸区，分别位于所述第一栅极和第二栅极两侧的半导体鳍片内；栅介质层，位于所述第一栅极、第二栅极、第三栅极与所述两个半导体鳍片之间；接触层，位于所述源/漏延伸区的侧表面上。本发明专利技术还提供了一种半导体结构的制造方法。本发明专利技术有效地减小了双鳍型半导体结构源/漏延伸区的接触电阻，提高了性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
在半导体技术中，围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构。当前，立体型器件结构已出现双鳍型半导体结构，S卩，在半导体衬底上形成两个并行的半导体鳍片，在每个半导体鳍片的两端分别接有各自的源/漏区，每个半导体鳍片的外侧侧壁存在各自的前栅，以及两个半导体鳍片之间存在用于调节阈值电压的背栅。在半导体工艺中，降低半导体结构的接触电阻是提高半导体结构性能的一种常用方式之一。因此，希望提出，可以有效地降低双鳍型半导体结构的接触电阻，进而提高双鳍型半导体结构性能。
技术实现思路
本专利技术提供了，通过在双鳍型半导体结构源/漏延伸区的表面形成接触层，有效地减小了双鳍型半导体结构源/漏延伸区的接触电阻，进而提高了双鳍型半导体结构的性能。根据本专利技术 的一个方面，提供了一种半导体结构的制造方法，该制造方法包括a)提供衬底，在该衬底上形成并行的两个半导体鳍片、以及用于形成源/漏区的源/漏结构，其中，该源/漏结构分别与所述两个半导体鳍片的两端相连接；b)形成栅介质层以覆盖所述衬底、所述两个半导体鳍片以及所述源/漏结构；c)形成相互分离本文档来自技高网...

【技术保护点】
一种半导体结构，该半导体结构包括：衬底，包括半导体层(100)以及位于该半导体层(100)之上的绝缘层(200)；两个半导体鳍片，并行地位于该衬底之上；第一栅极(501)和第二栅极(502)，分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上；第三栅极(503)，位于所述两个半导体鳍片相邻的内侧侧壁之间；源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内；源/漏延伸区，分别位于所述第一栅极(501)和第二栅极(502)两侧的半导体鳍片内；栅介质层(400)，位于所述第一栅极(501)、第二栅极(502)、第三栅极(503)与所述两个半导体鳍片之间；以及接触层(600)，位于所述源...

【技术特征摘要】
1.一种半导体结构，该半导体结构包括 衬底，包括半导体层(100)以及位于该半导体层(100)之上的绝缘层(200)； 两个半导体鳍片，并行地位于该衬底之上； 第一栅极(501)和第二栅极(502)，分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上； 第三栅极(503)，位于所述两个半导体鳍片相邻的内侧侧壁之间； 源/漏区，位于分别与所述两个半导体鳍片两端相连接的源/漏结构内； 源/漏延伸区，分别位于所述第一栅极(501)和第二栅极(502)两侧的半导体鳍片内；栅介质层(400)，位于所述第一栅极(501)、第二栅极(502)、第三栅极(503)与所述两个半导体鳍片之间；以及 接触层(600)，位于所述源/漏延伸区的侧表面上。2.根据权利要求1所述的半导体结构，其中 所述接触层(600)包括CoSi2、NiSi或者Ni(Pt) Si2_y中的一种或其组合。3.根据权利要求1或2所述的半导体结构，其中 所述接触层(600)的厚度小于8nm。4.一种半导体结构的制造方法，该方法包括 a)提供衬底，在该衬底上形成并行的两个半导体鳍片、以及用于形成源/漏区的源/漏结构，其中，该源/漏结构分别与所述两个半导体鳍片的两端相连接； b)形成栅介质层(400)以覆盖所述衬底、所述两个半导体鳍片以及所述源/漏结构； c)形成相互分离的第一栅极(501)、第二栅极(502)以及第三栅极(503)，其中，所述第一栅极(501)和第二栅极(502)分别位于所述两个半导体鳍片背离的外侧侧壁的中间区域上，所述第三栅极(503)位于所述两个半导体鳍片相邻的内侧侧壁之间； d)在位于所述第一栅极(501)和第二栅极(502)两侧的半导体鳍片中形成源/漏延伸区、以及在所述...

【专利技术属性】
技术研发人员：朱慧珑，尹海洲，骆志炯，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：