改进高压NMOS器件安全工作区的结构及其方法技术

本发明专利技术公开了一种改进高压NMOS器件安全工作区的结构及方法，包括：一个包围低压N阱LVNW的低压P阱LVPW；低压P阱LVPW上表面位于低压N阱LVNW侧面中间位置；低压P阱LVPW位于深N阱DNW中，深N阱DNW位于P型外延层中。本发明专利技术降低靠近源端PN结处电场强度，使电子、空穴碰撞几率减小，从而减少空穴电流，提高安全工作区。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其方法。
技术介绍
传统的高压N沟道金属氧化物半导体器件HVNM0S，通过SD和低压N阱LVNW的两种注入形成漏端，在工作时，靠近源端的PN结空间电荷区比较宽，空间电荷区在DNW端为杂质失去电子形成的带正电的杂质离子，LVPW端为失去空穴形成的带负电的杂质离子，内电场由正电区指向负电区(如下图所示)，形成的电场强度比较大，碰撞几率比较大，形成较大的空穴电流。传统的HVNMOS器件，通过SD和LVNW的两种注入形成源漏端，在工作时，靠近源端PN结处峰值电场强度较大。
技术实现思路
本专利技术所要解决的技术问题是提供一种改进高压NMOS器件安全工作区的结构，它可以降低靠近源端PN结处电场强度，使电子、空穴碰撞几率减小，从而减少空穴电流，提高安全工作区。为了解决以上技术问题，本专利技术提供了一种改进高压NMOS器件安全工作区的结构，包括一个包围低压N阱LVNW的低压P阱LVPW ;低压P阱LVPW上表面位于低压N阱LVNW侧面中间位置；低压P阱LVPW位于深N阱DNW中，深N阱DNW位于P型外延层中。本专利技术的有益效果在于该结构降低靠近源端PN结处电场强度，使电子、空穴碰撞几率减小，从而减少空穴电流，提高安全工作区。 纵向结构为N型浅层注入，面密度在1E15量级和N型的深层注入，面密度在1E12量级。对高压N沟道金属氧化物半导体器件HVNMOS，P型更深层注入，面密度为1E12量级。N型注入位于N型深层注入的N阱中，N型深层注入做在更深注入的P型阱中，整个结构做在一个带深N阱的外延中。下面连接浓的N型埋层，面密度在1E15量级。对高压N沟道金属氧化物半导体器件HVNM0S，注入能量范围lMKev-2MKev，注入元素为硼，剂量范围为1E12-5E12。本专利技术还提供了一种改进高压NMOS器件安全工作区的结构的制作方法，在B⑶工艺流程中，形成HVNMOS管的漏端注入，包括以下步骤先进行漏端光刻胶涂胶；再进行漏端显影；进行漏端曝光；进行漏端零角度垂直注入，高能量IMev，1E12低剂量的离子注入；去除光刻胶。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细说明。图1是传统的HVNMOS器件电场分布示意图；图2是本专利技术所述结构的HVNMOS器件电场分布示意图；图3是两种结构的HVNMOS器件碰撞电离仿真图；图4是两种结构的HVNMOS器件击穿电压仿真结果示意图；图5是本专利技术所述方法的示意图。具体实施例方式现在我们采用在漏端增加一步高能量剂量相对低的注入，在漏端纵向注入，对于NMOS,注入B元素，能量为IMev至2Mev，注入面密度为1E12量级，形成一个包围低压N阱LVNW的低压P阱LVPW，低压P阱LVPW上表面位于低压N阱LVNW侧面中间位置，低压P阱LVPff位于深N阱DNW中，深N阱DNW位于P型外延层中。这样的结构使原来DNW中空间电荷区的带正电杂质离子现在变为两部分，一部分与原来相同，与源端带负电杂质离子形成内电场，由空间电荷区的DNW端的正电杂质离子指向源端下方耗尽区的LVPW带负电杂质离子，另一部分与漏端下方的LVPW带负电杂质离子吸引，这样使源端的PN结电场的一部分电场被漏端的PN结电场改变，电力线方向指向漏端LVPW，所以源端PN结电场强度减小，使电子、空穴碰撞几率减小，从而减小了空穴电流，减小寄生EB结的电压，提高了器件安全工作区。由图3可见，新型结构的碰撞电离比传统结构有很大降低。由图4可见，新型结构的击穿电压特性比传统结构有很大提高。在B⑶工艺流程中，形成HVNMOS管的漏端注入。I)先进行漏端光刻胶涂胶。2)再进行漏端显影。3)进行漏端曝光。4)进行漏端零角度垂直注入，高能量IMev，1E12低剂量的离子注入。5)去除光刻胶。本专利技术并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本专利技术涉及的技术方案。基于本专利技术启示的显而易见的变换或替代也应当被认为落入本专利技术的保护范围。以上的具体实施方式用来揭示本专利技术的最佳实施方法，以使得本领域的普通技术人员能够应用本 专利技术的多种实施方式以及多种替代方式来达到本专利技术的目的。本文档来自技高网...

【技术保护点】
一种改进高压NMOS器件安全工作区的结构，其特征在于，包括：一个包围低压N阱LVNW的低压P阱LVPW；低压P阱LVPW上表面位于低压N阱LVNW侧面中间位置；低压P阱LVPW位于深N阱DNW中，深N阱DNW位于P型外延层中。

【技术特征摘要】
1.一种改进高压NMOS器件安全工作区的结构，其特征在于，包括 一个包围低压N阱LVNW的低压P阱LVPW ； 低压P阱LVPW上表面位于低压N阱LVNW侧面中间位置； 低压P阱LVPW位于深N阱DNW中，深N阱DNW位于P型外延层中。2.如权利要求1所述的改进高压NMOS器件安全工作区的结构，其特征在于，纵向结构为N型浅层注入，面密度在1E15量级和N型的深层注入，面密度在1E12量级。3.如权利要求1所述的改进高压NMOS器件安全工作区的结构，其特征在于，对高压N沟道金属氧化物半导体器件HVNM0S，P型更深层注入，面密度为1E12量级。4.如权利要求1所述的改进高压NMOS器件安全工作区的结构，其特征在于，N型注入位于N型深层注入的N阱中，N型深层注入做...

【专利技术属性】
技术研发人员：张帅，宁开明，董金珠，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：