高压LDMOS器件制造技术

本实用新型专利技术提供一种高压LDMOS器件，包括：第一掺杂类型的衬底；第二掺杂类型的漂移区，位于所述第一掺杂类型的衬底内；漏极，位于所述第二掺杂类型的漂移区内；源极，位于所述第一掺杂类型的衬底内；多晶硅栅极，位于所述漏极与所述源极之间的所述第一掺杂类型的衬底表面；第一掺杂类型的埋层，位于所述源极与所述漏极之间的所述第二掺杂类型的漂移区内；所述第一掺杂类型的埋层沿自所述源极至所述漏极的方向分割为相隔一定间距的两段或多段。与传统的高压LDMOS器件相比，本实用新型专利技术的高压LDMOS器件在获得相同耐压的前提下，拥有更短的漂移区长度及更高的漂移区浓度，从而具有更低的导通电阻。

High voltage LDMOS device

The utility model provides a high voltage LDMOS device includes a substrate, a first doped type; the second type doped drift region, the substrate is in the first doping type; drain, located in the second types of doped drift region; source, the substrate is in the first type doped polysilicon gate; that is located on the surface of the substrate and the drain source between the first type doped buried layer; the first doping type, located in the source electrode and the drain between the second doping types within the drift region; the first type doped buried layer along from the source limit the drain direction at a certain distance is divided into two or more sections. Compared with the traditional high voltage LDMOS devices, high voltage LDMOS device of the utility model in the condition of obtaining the same voltage, the length of the drift region have a lower and higher concentration of the drift region, which has lower resistance.

【技术实现步骤摘要】
高压LDMOS器件
本技术属于半导体
，特别是涉及一种高压LDMOS器件。
技术介绍
高压LDMOS器件(LateralDiffusedMOSFET，横向扩散金属氧化物半导体)具有工作电压高、工艺相对简单、开关频率高等特性，并且所述高压LDMOS器件的漏极、源极及栅极均位于其表面，易于与低压CMOS(ComplenentaryMetalOxideSemiconductor，互补型金属氧化物半导体)及BJT(BipolarJunctionTransistor，双极晶体管)等器件在工艺上相兼容，特别是在AC/DC、DC/DC电源管理、LED驱动及马达驱动芯片中可以进行器件集成，因而高压LDMOS器件受到广泛关注，并被认为特别适合用于高压集成电路及功率集成电路中的高压功率器件。在现有技术中，一般采用RESURF(降低表面电场)技术或横向变掺杂技术来提高高压LDMOS器件的耐压。传统RESURF技术是通过在第一掺杂类型的漂移区(譬如N型漂移区)注入相应的第二掺杂类型的埋层(譬如P型埋层)，通过互相耗尽来提高高压LDMOS器件的耐压；然而，提高耐压与降低比导通电阻(导通电阻×面积)是矛盾的，并且，传统的RESURF结构的表面电场通常只有两个峰值，与理想的矩形电场分布有一定的差距；传统的横向变掺杂技术是通过不同掺杂的第一掺杂类型的漂移区以提高高压LDMOS器件的耐压，但该结构仅有一个导电通道，难以获得高浓度漂移区及低的导通电阻。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种高压LDMOS器件，用于解决现有技术中采用传统RESURF技术提高耐压存在的提高耐压与降低比导通电阻相矛盾，表面电场通常只有两个峰值，与理想的矩形电场分布有一定的差距的问题，以及采用传统的横向变掺杂技术提高耐压存在的仅有一个导电通道，难以获得高浓度漂移区及低的导通电阻的问题。为实现上述目的及其他相关目的，本技术提供一种高压LDMOS器件，所述高压LDMOS器件包括：第一掺杂类型的衬底；第二掺杂类型的漂移区，位于所述第一掺杂类型的衬底内；漏极，位于所述第二掺杂类型的漂移区内；源极，位于所述第一掺杂类型的衬底内；多晶硅栅极，位于所述漏极与所述源极之间的所述第一掺杂类型的衬底表面；第一掺杂类型的埋层，位于所述源极与所述漏极之间的所述第二掺杂类型的漂移区内；所述第一掺杂类型的埋层沿自所述源极至所述漏极的方向分割为相隔一定间距的两段或多段子埋层，各段所述子埋层的掺杂浓度不完全相同。作为本技术的高压LDMOS器件的一种优选方案，所述高压LDMOS器件包括多层所述第一掺杂类型的埋层，多层所述第一掺杂类型的埋层沿所述第二掺杂类型的漂移区的深度方向平行间隔排布。作为本技术的高压LDMOS器件的一种优选方案，相邻各层所述第一掺杂类型的埋层之间的间距相等。作为本技术的高压LDMOS器件的一种优选方案，相邻各层所述第一掺杂类型的埋层之间的间距不等。作为本技术的高压LDMOS器件的一种优选方案，自所述源极至所述漏极，各层所述第一掺杂类型的埋层中各段子埋层的宽度逐渐减小。作为本技术的高压LDMOS器件的一种优选方案，各层所述第一掺杂类型的埋层中，相邻各段子埋层之间的间距相等。作为本技术的高压LDMOS器件的一种优选方案，各层所述第一掺杂类型的埋层中，相邻各段子埋层之间的间距不等。作为本技术的高压LDMOS器件的一种优选方案，各层所述第一掺杂类型的埋层中，相邻各段子埋层之间的间距小于或等于3μm。作为本技术的高压LDMOS器件的一种优选方案，所述高压LDMOS器件还包括：场氧化层，位于所述第一掺杂类型的衬底与所述多晶硅栅极之间，且位于所述漏极与所述源极之间的所述第一掺杂类型的衬底表面；第一掺杂类型的体区，位于所述第一掺杂类型的衬底内，且位于所述第二掺杂类型的漂移区远离所述漏极的一侧；所述源极位于所述第一掺杂类型的体区内；第一掺杂类型的重掺杂区，位于所述第一掺杂类型的体区内，且与所述源极相邻接。作为本技术的高压LDMOS器件的一种优选方案，所述高压LDMOS器件还包括；介质层，位于所述场氧化层及所述多晶硅栅极表面，所述介质层对应于所述漏极、所述源极及所述第一掺杂类型的重掺杂区的位置形成有开口，所述开口暴露出所述漏极、所述源极及所述第一掺杂类型的重掺杂区；漏极电极，位于所述开口内及所述介质层表面，且与所述漏极相接触；源极电极，位于所述开口内及所述介质层表面，且与所述源极及所述第一掺杂类型的重掺杂区相接触。如上所述，本技术的高压LDMOS器件，具有以下有益效果：通过将第一掺杂类型的埋层分段地置于第二掺杂类型的漂移区内，使得所述高压LDMOS器件获得多峰值表面电场分布，且拥有两个导电通道；与传统的高压LDMOS器件相比，本技术的高压LDMOS器件在获得相同耐压的前提下，拥有更短的漂移区长度及更高的漂移区浓度，从而具有更低的导通电阻。附图说明图1显示为本技术实施例一中提供的高压LDMOS器件的截面结构示意图。图2显示为本技术实施例一中提供的高压LDMOS器件与现有技术中的LDMOS器件的表面电场分布图。图3显示为本技术实施例二中提供的高压LDMOS器件的截面结构示意图。图4显示为本技术实施例三中提供的高压LDMOS器件的制作方法的流程图。图5至图16显示为本技术实施例三中提供的高压LDMOS器件的制作方法各步骤中的截面结构示意图。元件标号说明10第一掺杂类型的衬底11第二掺杂类型的漂移区12漏极13源极14场氧化层15多晶硅栅极16第一掺杂类型的埋层161子埋层17第一掺杂类型的体区18第一掺杂类型的重掺杂区19介质层191开口20漏极电极21源极电极S1～S6步骤具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图1至图16需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，虽图示中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。实施例一请参阅图1，本技术提供一种高压LDMOS器件，所述高压LDMOS器件包括：第一掺杂类型的衬底10；第二掺杂类型的漂移区11，所述第二掺杂类型的漂移区11位于所述第一掺杂类型的衬底10内，所述第二掺杂类型与所述第一掺杂类型不同；漏极12，所述漏极12位于所述第二掺杂类型的漂移区11内；源极13，所述源极13位于所述第一掺杂类型的衬底10内；多晶硅栅极15，所述多晶硅栅极15位于所述漏极12与所述源极13之间的所述第一掺杂类型的衬底10表面；第一掺杂类型的埋层16，所述第一掺杂类型的埋层16位于所述源极13与所述漏极12之间的所述第二掺杂类型的漂移区11内；所述第一掺杂类型的埋层16沿自所述源极13至所述漏极12的方向分割为相隔一定间距的两段或多段子埋层16本文档来自技高网...

【技术保护点】
一种高压LDMOS器件，其特征在于，所述高压LDMOS器件包括：第一掺杂类型的衬底；第二掺杂类型的漂移区，位于所述第一掺杂类型的衬底内；漏极，位于所述第二掺杂类型的漂移区内；源极，位于所述第一掺杂类型的衬底内；多晶硅栅极，位于所述漏极与所述源极之间的所述第一掺杂类型的衬底表面；第一掺杂类型的埋层，位于所述源极与所述漏极之间的所述第二掺杂类型的漂移区内；所述第一掺杂类型的埋层沿自所述源极至所述漏极的方向分割为相隔一定间距的两段或多段子埋层，各段所述子埋层的掺杂浓度不完全相同。

【技术特征摘要】
1.一种高压LDMOS器件，其特征在于，所述高压LDMOS器件包括：第一掺杂类型的衬底；第二掺杂类型的漂移区，位于所述第一掺杂类型的衬底内；漏极，位于所述第二掺杂类型的漂移区内；源极，位于所述第一掺杂类型的衬底内；多晶硅栅极，位于所述漏极与所述源极之间的所述第一掺杂类型的衬底表面；第一掺杂类型的埋层，位于所述源极与所述漏极之间的所述第二掺杂类型的漂移区内；所述第一掺杂类型的埋层沿自所述源极至所述漏极的方向分割为相隔一定间距的两段或多段子埋层，各段所述子埋层的掺杂浓度不完全相同。2.根据权利要求1所述的高压LDMOS器件，其特征在于：所述高压LDMOS器件包括多层所述第一掺杂类型的埋层，多层所述第一掺杂类型的埋层沿所述第二掺杂类型的漂移区的深度方向平行间隔排布。3.根据权利要求2所述的高压LDMOS器件，其特征在于：相邻各层所述第一掺杂类型的埋层之间的间距相等。4.根据权利要求2所述的高压LDMOS器件，其特征在于：相邻各层所述第一掺杂类型的埋层之间的间距不等。5.根据权利要求1至4中任一项所述的高压LDMOS器件，其特征在于：自所述源极至所述漏极，各层所述第一掺杂类型的埋层中各段子埋层的宽度逐渐减小。6.根据权利要求1至4中任一项所述的高压LDMOS器件，其特征在于：各层所述第一掺杂类型的埋层中，相邻各段子埋...

【专利技术属性】
技术研发人员：毛焜，
申请(专利权)人：上海晶丰明源半导体股份有限公司，
类型：新型
国别省市：上海,31