用于半导体器件的测试方法技术

根据本发明专利技术的实施例，一种制造半导体器件的方法包括提供晶圆，晶圆具有顶面和相对的底面。顶面包括多个切割通道。该晶圆包括邻近顶面的多个晶片。多个晶片中的每个晶片通过多个切割通道的一个切割通道与多个晶片中的另一个晶片隔开。沟道从顶面形成在晶圆中。沟道沿多个切割通道定向。沟道形成后，对多个晶片进行测试，以识别第一类晶片，第一类晶片待与多个晶片中的其余晶片分离。测试多个晶片后，从背面对晶圆进行磨削加工。该磨削加工将该晶圆分成多个晶片。

【技术实现步骤摘要】

本专利技术总体涉及半导体封装，并且更具体地涉及半导体器件的测试方法。
技术介绍
半导体器件在许多电子应用和其他应用中使用。半导体器件可包括形成在半导体晶圆上的集成电路。作为替换，半导体器件可形成为单片器件，例如，分立器件。通过在半导体晶圆上沉积多种类型的材料薄膜、图案化材料薄膜、掺杂半导体晶圆的可选区域等，在半导体晶圆上形成半导体器件。在传统的半导体制造工艺中，在单个晶圆中制造大量的半导体器件。在器件级工艺和互连级制造过程完成后，晶圆上的半导体器件分离。例如，晶圆可能经历分离。在该分离期间，机械地和/或化学地处理晶圆，并且半导体器件被物理分离以形成各个晶片(die，裸片)。分离可能损害晶片，导致不合格的或有缺陷的单元。然而，分离后识别损坏的晶片的成本较高，因而不具商业可行性。
技术实现思路
通过本专利技术的示意性实施例，大体解决或避免了此类或其他的问题，且大体获得了技术优点。 根据本专利技术的实施例，制造半导体器件的方法包括提供晶圆，晶圆具有顶面和相对的底面。顶面包括多个切割通道。该晶圆包括邻近顶面的多个晶片。多个晶片中的每个晶片通过多个切割通道的一个切割通道与多个晶片中的另一个晶片隔本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：提供具有顶面和相对的底面的晶圆，所述顶面包括多个切割通道，其中，所述晶圆包括与所述顶面邻近的多个晶片，其中，所述多个晶片中的每个晶片通过所述多个切割通道中的一个切割通道与所述多个晶片的另一个晶片分开；从所述顶面在所述晶圆中形成沟道，所述沟道沿所述多个切割通道而定向；在形成沟道之后，测试所述多个晶片，以识别所述多个晶片中的第一类晶片，被识别的所述第一类晶片与所述多个晶片中的其余晶片分离；以及在测试所述多个晶片之后，从背面磨削所述晶圆，以将所述晶圆分离成所述多个晶片。

【技术特征摘要】
2011.10.04 US 13/252,816;2011.12.06 US 13/312,7581.一种制造半导体器件的方法，所述方法包括 提供具有顶面和相对的底面的晶圆，所述顶面包括多个切割通道，其中，所述晶圆包括与所述顶面邻近的多个晶片，其中，所述多个晶片中的每个晶片通过所述多个切割通道中的一个切割通道与所述多个晶片的另一个晶片分开； 从所述顶面在所述晶圆中形成沟道，所述沟道沿所述多个切割通道而定向； 在形成沟道之后，测试所述多个晶片，以识别所述多个晶片中的第一类晶片，被识别的所述第一类晶片与所述多个晶片中的其余晶片分离；以及 在测试所述多个晶片之后，从背面磨削所述晶圆，以将所述晶圆分离成所述多个晶片。2.根据权利要求1所述的方法，其中，测试所述多个晶片包括同时测试所述多个晶片中的至少二十个晶片。3.根据权利要求1所述的方法，进一步包括在将所述晶圆分离成所述多个晶片之后从所述多个晶片移除所述第一类晶片。4.根据权利要求1所述的方法，其中，在所述晶圆中形成沟道包括使用机械锯解工艺。5.根据权利要求4所述的方法，其中，所述切割通道的宽度是约10μ m至约150 μ m。6.根据权利要求4所述的方法，进一步包括，利用蚀刻工艺来平滑所述沟道的侧壁。7.根据权利要求1所述的方法，其中，在所述晶圆中形成沟道包括使用等离子切割工艺。8.根据权利要求7所述的方法，其中，所述切割通道的宽度是约5μ m至约50 μ m。9.根据权利要求1所述的方法，其中，所述切割通道的深度约为所述晶圆中的器件区域的厚度。10.根据权利要求1所述的方法，其中，所述多个晶片不包括背侧金属化。11.根据权利要求1所述的方法，其中，所述半导体器件是芯片尺寸封装件。12.根据权利要求1所述的方法，其中，测试所述多个晶片包括使用电测试。13.根据权利要求1所述的方法，其中，测试所述多个晶片包括使用成像工具。14.一种制造半导体器件的方法，所述方法包括 提供具有顶面和相对的底面的晶圆，所述顶面包括多个切割通道，其中，所述晶圆包括与所述顶面邻近的多个晶片，其中，所述多个晶片中的每个晶片通过所述多个切割通道中的一个切割通道与所述多个晶片中的另一个晶片...

【专利技术属性】
技术研发人员：斯特凡·马滕斯，马蒂亚斯·沃佩尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：