发光二极管与其形成方法技术

本发明专利技术涉及发光二极管与其形成方法。本发明专利技术的发光二极管，其第一半导体层位于基板上，第一半导体层具有第一区域与第二区域，且第一区域的厚度大于第二区域的厚度。发光二极管的主动层是位于第一半导体层的第一区域上。发光二极管的第二半导体层位于主动层上，且第一半导体层与该第二半导体层的电性相反。发光二极管的图案化结构，位于第一半导体层的第一区域的侧壁或第二半导体层的侧壁。

【技术实现步骤摘要】

本专利技术涉及发光二极管，尤其涉及其侧壁结构。
技术介绍
如图I所示，常见的LED芯片是由基板10、半导体层11、主动层13、与半导体层15堆栈而成，且具有平整的侧壁表面。上述半导体层11与15的电性相反。在半导体层11及15上分别具有焊垫17以电性连接至外部电路。平整的侧壁表面会让主动层13发出的光产生全反射现象，进而降低LED芯片的光取出效率。为解决上述问题， 可采用干蚀刻或湿蚀刻法形成底切形状的LED芯片，如图2所示。上宽下窄的底切结构虽可增加LED芯片的光取出效率，但会破坏部分主动层13而劣化组件效能。综上所述，目前亟需新的LED芯片结构与对应的形成方法，解决平整的侧壁表面造成的全反射问题。
技术实现思路
本专利技术一实施例提供一种发光二极管的形成方法，包括依序形成第一半导体层、主动层、与第二半导体层于基板上，且第一半导体层与第二半导体层的电性相反；形成沟槽穿过第二半导体层、主动层、与部分第一半导体层，以定义堆栈结构于沟槽之间；形成平坦化层于第一半导体层与第二半导体层上并填满沟槽；形成硬屏蔽图案于平坦化层上，硬屏蔽图案具有全屏蔽区与部分屏蔽区，且部分屏蔽区对应沟槽；进行斜向离子布植穿过部分屏蔽区，形成图案化掺杂区于第一半导体层的侧壁或第二半导体层的侧壁；移除硬屏蔽图案与平坦化层；以及移除图案化掺杂区，形成图案化结构于第一半导体层的侧壁或第二半导体层的侧壁。本专利技术一实施例提供一种发光二极管，包括基板；第一半导体层位于基板上，第一半导体层具有第一区域与第二区域，且第一区域的厚度大于第二区域的厚度；主动层，位于第一半导体层的第一区域上；第二半导体层，位于主动层上，且第一半导体层与该第二半导体层的电性相反；以及图案化结构，位于第一半导体层的第一区域的侧壁或第二半导体层的侧壁。附图说明图1-2是现有技术中，发光二极管的剖视图；图 3A、4A、5A、6A、7A、8A、9A-9B、10A-10D、11、12A-12B、& 13A-13D 是本专利技术的实施例中，发光二极管的制程剖视图；以及图3B、4B、5B、6B、7B、及 8B 是图 3A、4A、5A、6A、7A、及 8A 的结构的上视图。主要组件符号说明α、β 斜向角度；10 基板；11、15 半导体层；11’、13’、15’ 非周期性的图案化结构；11”、13”、15” 周期性的图案化结构；IlA 半导体层11的第一区域；IlB 半导体层11的第二区域；13 主动层；17 焊垫；·41 沟槽；51 平坦化层；61 硬屏蔽图案；61’ 周期性屏蔽；71 金属薄层；71’ 非周期性屏蔽；91 斜向离子布植；110 发光二极管。具体实施例方式如图3A所不,先提供基板10。基板10可为监宝石基板、娃基板、碳化娃基板。接着依序形成半导体层11、主动层13、及半导体层15于基板10上，形成方式可为磊晶法。半导体层11与15的电性相反，当半导体层11为η型时，半导体层15为P型，反之亦然。在本专利技术一实施例中，半导体层11为η型的氮化镓层，半导体层15为P型的氮化镓层，且主动层13为氮化铟镓/氮化镓组成的多重量子阱(MQW)。在其它实施例中，半导体层11与15及主动层13可为其它已知组成，并不限于上述组成。半导体层11的厚度可大于、等于、或小于半导体层15的厚度。在本专利技术一实施例中，η型的半导体层11其厚度小于P型的半导体层15的厚度。图3Α所示的结构其上视图如图3Β所示。接着如图4Α所示，形成沟槽41穿过半导体层15、主动层13、及部分的半导体层11，以定义堆栈结构于沟槽41之间。形成沟槽41的方法可为常见的微影制程搭配蚀刻制程。举例来说，可先形成屏蔽层(未图示)于半导体层15上，再以微影制程形成光阻图案于屏蔽层上。接着移除未被光阻图案保护的屏蔽层，再移除未被屏蔽层保护的半导体层15、主动层13、与部分的半导体层11。上述蚀刻制程较佳为非等向蚀刻制程，比如采用电浆的干蚀刻。如此一来，堆栈结构将具有平整侧壁，并避免底切损伤主动层13。图4Α所示的结构其上视图如图4Β所示。如图4Α及4Β所示，半导体层11分为堆栈结构中的第一部分11Α，与被沟槽41露出的第二部分11Β。可以理解的是，虽然图示中的第一部分IlA其上视图为矩形，但可为其它图形如方形、菱形、或其它形状，视需要而定。接着如图5Α所示，坦覆性地形成平坦化层51于图4Α的结构上。平坦化层51，并具有平整的上表面。在本专利技术一实施例中，平坦化层51可为苯并环丁烯(BCB)树脂如非光敏BCB树脂，其形成方法可为旋转涂布法。图5Α所示的结构其上视图如图5Β所示。接着如图6Α所示，形成硬屏蔽图案61于平坦化层51上。硬屏蔽图案61分为全屏蔽区与开口区，且开口区对应沟槽41。硬屏蔽图案61的形成方法可为先形成整层的硬屏蔽层(未图示)如金属屏蔽、光阻、氧化物如氧化硅或氧化锌、或氮化物如氮化硅后，再以微影制程形成光阻图案于硬屏蔽层上。之后移除未被光阻图案覆盖的硬屏蔽层，即完成硬屏蔽图案61。图6A所示的结构其上视图如图6B所示。接着如图7A所示，形成金属薄膜71于硬屏蔽图案61与露出的平坦化层51上。金属薄膜71的组成可为镍或钼，其形成方法可为溅镀法，且其厚度约介于5nm至IOOnm之间。若金属薄膜71的厚度过厚，则经回火制程后仍无法形成非周期性图案。若金属薄膜7 1的厚度过薄，则经回火制程后形成的非周期性图案密度太少。图7A所示的结构其上视图如图7B所示。接着如图8A所示，进行回火制程，使金属薄膜71聚集为非周期性屏蔽71’。位于硬屏蔽图案61的开口区的非周期性屏蔽71’，可作为部分屏蔽区。在本专利技术一实施例中，回火制程的温度介于300°C至1000°C之间，而回火时间介于10秒至300秒之间。若回火温度过高及/或回火时间过长，则金属薄膜可能会被烤掉。若回火温度过低及/或回火时间过短，则无法形成非周期性图案。图8A所示的结构其上视图如图SB所示。接着如图9A所示，进行斜向离子布植91于图8A所示的结构上。斜向离子布植91将穿过非周期性屏蔽71’，使半导体层11的第一部分IlA的侧壁形成非周期性的掺杂区。在本专利技术一实施例中，为避免斜向离子布植91影响主动层13，作为部分屏蔽区的非周期性屏蔽71’宽度(或硬屏蔽图案61的开口区宽度)较佳小于沟槽41的宽度。在本专利技术一实施例中，斜向离子布植91采用的掺质可为氩离子或氧离子等，斜向角度α可介于5°至40°之间。若布植的斜向角度α过小,贝U可能会使主动层13具有掺杂区。若布植的斜向角度α过大，掺杂区将形成于半导体层11的第二部分IlB的上表面，而非形成于半导体层11的第一部分IlA的侧壁部分。接着如图IOA所示，移除非周期性屏蔽71’、硬屏蔽图案61、平坦化层51、及半导体层11的掺杂区，形成非周期性的图案化结构11’于半导体层11的第一部分IlA的侧壁。接着形成焊垫17于半导体层11的第二部分IlB与半导体层15的上表面，以电性连接至外部电路。最后可将整片的晶圆切割为个别晶粒，即完成发光二极管110。移除非周期性屏蔽71’的方法可为使用酸或碱溶液的湿蚀刻制程、使用感应耦合电浆(ICP)或反应离子蚀刻(RIE)的干蚀刻制程、或上述的组合。移除硬屏蔽图案61的方法可为使用酸或碱溶液的湿本文档来自技高网...

【技术保护点】
一种发光二极管的形成方法，其特征在于，包括：依序形成一第一半导体层、一主动层、与一第二半导体层于一基板上，且该第一半导体层与该第二半导体层的电性相反；形成一沟槽穿过该第二半导体层、该主动层、与部分该第一半导体层，以定义一堆栈结构于该沟槽之间；形成一平坦化层于该第一半导体层与该第二半导体层上并填满该沟槽；形成一硬屏蔽图案于该平坦化层上，该硬屏蔽图案具有一全屏蔽区与一部分屏蔽区，且该部分屏蔽区对应该沟槽；进行一斜向离子布植穿过该部分屏蔽区，形成一图案化掺杂区于该第一半导体层的侧壁或该第二半导体层的侧壁；移除该硬屏蔽图案与该平坦化层；以及移除该图案化掺杂区，形成一图案化结构于该第一半导体层的侧壁或第二半导体层的侧壁。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朱瑞溢，方国龙，
申请(专利权)人：隆达电子股份有限公司，
类型：发明
国别省市：