一种屏蔽栅沟槽场效应晶体管可以形成在衬底上，具有一个外延层在衬底上，以及一个本体层在外延层上。形成在本体层和外延层中的沟槽，内衬电介质层。屏蔽电极形成在沟槽下部。通过电介质层使屏蔽电极绝缘。栅极电极形成在屏蔽电极上方的沟槽中，并通过额外的电介质层，与屏蔽电极绝缘。一个或多个源极区形成在本体层中，位于沟槽的侧壁附近。源极垫形成在本体层上方，电连接到一个或多个源极区，并与栅极电极和屏蔽电极绝缘。源极垫提供到源极区的外部接头。栅极垫提供到栅极电极的外部接头。屏蔽电极垫提供到屏蔽电极的外部接头。电阻元件可以电连接在封装中的屏蔽电极垫和源极引线之间。
【技术实现步骤摘要】
本专利技术是涉及半导体功率场效应晶体管封装，尤其是带有改良反向恢复电流的屏蔽栅极沟槽MOSFET封装。
技术介绍
由于屏蔽栅极沟槽MOSFET具有许多优良的性能，因此在ー些应用中，它比传统的MOSFET和传统的沟槽MOSFET更具有优势。屏蔽栅沟槽MOSFET降低了晶体管的栅漏电容Cgd，减小了导通电阻Rdsmi，并且提高了击穿电压。对于传统的沟槽MOSFET而言，在ー个通道中放置多个沟槽，在减小导通电阻的同时，也増大了整体的栅漏电容。引入屏蔽栅沟槽MOSFET结构可以修正该问题，通过使栅极与漏极区中的电场隔离，从而大幅降低了栅漏电容。屏蔽栅沟槽MOSFET结构还具有漏极区中少子浓度较高的附加优势，有利于器件的击穿·电压，从而降低了导通电阻。屏蔽栅沟槽MOSFET的改良型性能特点，使其非常适用于开关转换器(通常称为同步降压转换器(DC-DC转换器))等功率开关器件。屏蔽栅沟槽MOSFET尤其适用于同步降压转换器中的高端开关。然而，对于用作同步整流器的低端开关，体ニ极管反向恢复时过量的电荷，会导致功率耗散増大，转换效率降低。正是在这一前提下，提出了本专利技术所述的实施例。
技术实现思路
本专利技术提供一种屏蔽栅场效应晶体管，包括 a)—个第一导电类型的衬底； b)ー个第一导电类型的外延层，位于衬底的上方；c)ー个第二导电类型的本体区，形成在外延层上方，第二导电类型与第一导电类型相反； d)ー个形成在本体层和外延层中的沟槽，其中电介质层内衬沟槽； e)—个形成在沟槽下部的屏蔽电极，其中通过电介质层，屏蔽电极与外延层绝缘； f)ー个形成在屏蔽电极上方的栅极电极，其中通过额外的电介质层，栅极电极与屏蔽电极绝缘； g)—个或多个第一导电类型的源极区，形成在本体层的顶面内，其中每个源极区都靠近沟槽侧壁； h)—个形成在本体层上方的源极垫，其中源极垫电连接到所述的ー个或多个源极区，并与栅极电极和屏蔽电极绝缘，源极垫提供到源极区的外部接头； i)ー个形成在本体层上方的栅极垫，其中栅极垫电连接到栅极电极，并与所述的ー个或多个源极区和屏蔽电极绝缘，栅极垫提供到栅极电极的外部接头；以及 j) ー个形成在本体层上方的屏蔽垫，其中屏蔽垫电连接到屏蔽电极，并与所述的ー个或多个源极区和栅极电极绝缘，屏蔽垫提供到屏蔽电极的外部接头。上述的屏蔽栅场效应晶体管，还包括k) 一个块状电阻元件，在一个封装中，该块状电阻元件具有的ー个末端连接屏蔽垫，另ー个末端连接源极引线。上述的屏蔽栅场效应晶体管，所述块状电阻元件为ー金属层。上述的屏蔽栅场效应晶体管，所述块状电阻元件为ー掺杂的多晶硅层。上述的屏蔽栅场效应晶体管，还包括一个内部电阻元件，在一个封装中，该块状电阻元件具有的ー个末端电连接到屏蔽电扱，另ー个末端电连接到ー屏蔽引线。上述的屏蔽栅场效应晶体管，所述内部电阻元件为ー个块状电阻，包括屏蔽电极中的多晶硅。上述的屏蔽栅场效应晶体管，所述的衬底为n+掺杂，所述的外延层为n型外延层，所述的本体区为P掺杂，所述的源极区为n+掺杂。上述的屏蔽栅场效应晶体管，所述的屏蔽电极电连接到位于两个有源区之间的ー个屏蔽电极连接区，其中所述的屏蔽电极连接区包括数个屏蔽电极拾取沟槽，每个屏蔽电极拾取沟槽都带有ー个屏蔽电极拾取接头。上述的屏蔽栅场效应晶体管，利用掺杂多晶硅配置块状电阻，填充屏蔽电极拾取沟槽。上述的屏蔽栅场效应晶体管，块状电阻位于围绕所述的两个有源区中的一个或多个的一个终接沟槽(termination trench)的外面。上述的屏蔽栅场效应晶体管，屏蔽电极拾取接头形成在两个有源区中的一个或多个周围的一个终接区(termination region)里面。在一种实施方式中，一种屏蔽栅场效应晶体管包括第一和第二有源晶体管区；ー个屏蔽电极接触区，位于两个有源晶体管区之间，其中屏蔽电极接触区包括多个屏蔽电极拾取沟槽，每个屏蔽电极拾取沟槽都含有ー个屏蔽电极接头；以及ー个屏蔽电极，电连接到屏蔽电极接触区。此外，本专利技术还提供一种用于制备屏蔽栅沟槽场效应晶体管的方法，包括步骤 a)在第一导电类型的衬底上方，制备ー个第一导电类型的外延层； b)在外延层上，制备ー个第二导电类型的本体层； c)在本体层和外延层中，制备ー个沟槽，其中用电介质层内衬沟槽； d)在沟槽的下部制备ー个屏蔽电极，其中通过电介质层，屏蔽电极与外延层绝缘； e)在沟槽内屏蔽电极上方，制备ー个栅极电极，其中通过额外的电介质层，栅极电极与屏蔽电极绝缘； f)在本体层的顶面内，制备ー个或多个第一导电类型的源极区，其中每个源极区都位于沟槽的侧壁附近； g)在本体层上方制备ー个源极垫，其中源极垫电连接到所述的ー个或多个源极区，并与栅极电极和屏蔽电极绝缘，源极垫提供到源极区的外部接头； h)在本体层上方，制备ー个栅极垫，其中栅极垫电连接到一个或多个栅极区，并与所述的一个或多个源极区和屏蔽电极绝缘，栅极垫提供到栅极电极的外部接头；并且 i)在本体层上方，制备ー个屏蔽垫，其中屏蔽垫电连接到ー个或多个屏蔽电极，并与所述的ー个或多个源极区和栅极电极绝缘，屏蔽垫提供到屏蔽电极的外部接头。上述的方法，还包括在屏蔽垫和一个源极引线之间，制备ー个电阻元件，源极引线电连接到所述的ー个或多个源极区。上述的方法，在屏蔽垫和源极引线之间，制备ー个电阻元件，包括将块状电阻置于封装中的屏蔽垫和源极引线之间。上述的方法，还包括在屏蔽电极和屏蔽垫之间，制备ー个内部电阻元件。上述的方法，内部电阻是ー个块状电阻，包含形成屏蔽电极或栅极电极的多晶硅。上述的方法，屏蔽电极电连接到位于两个有源区之间的屏蔽电极接触区，其中屏蔽电极接触区包括多个屏蔽电极拾取沟槽，每个屏蔽电极拾取沟槽都具有一个屏蔽电极接头。上述的方法，利用掺杂多晶硅配置块状电阻，填充屏蔽电极拾取沟槽。 上述的方法，块状电阻的电阻值由屏蔽电极拾取沟槽的长度和/或宽度决定，并且可以通过改变接头的数量来调节。上述的方法，选取屏蔽电极拾取沟槽的数量，以满足所需的块状电阻的要求。附图说明阅读以下详细说明并參照附图之后，本专利技术的其他特点和优势将显而易见 图I表不一种DC-DC降压转换器的电路图。图2表示图I所示的DC-DC降压转换器的反向恢复动作的示意图。图3表示一种屏蔽栅沟槽MOSFET的剖面示意图，电容器元件代表各寄生电容的来源。图4A和4B表示依据本专利技术的ー个较佳实施例，一种屏蔽栅沟槽MOSFET的剖面图和俯视图。图5A-5H表示依据本专利技术的一个实施例，一种屏蔽栅沟槽MOSFET器件的制备方法的剖面示意图。图6表示一种屏蔽栅沟槽MOSFET器件布局的俯视图，其中内部电阻器形成在两个有源零件之间的屏蔽电极中。图7表示一种屏蔽栅沟槽MOSFET器件布局的俯视图，其中内部电阻器形成在屏蔽电极拾取区中，击穿电压(BV)由间距決定。具体实施例方式以下详细说明并參照附图，用于解释说明本专利技术的典型实施例。在这种情况下，參照图中所示的方向，使用方向术语，例如“顶部”、“底部”、“正面”、“背面”、“前面”、“后面”等。由于本专利技术的实施例可以置于不同的方向上，因此所述的方向术语用于解释说明，并不作为局限。应明确也可以使用其他实施例，结构或逻辑上的调整不能偏离本专利技术的范围。因此，以下本文档来自技高网...
【技术保护点】
一种屏蔽栅场效应晶体管，其特征在于，包括：a）一个第一导电类型的衬底；b）一个第一导电类型的外延层，位于衬底的上方；c）一个第二导电类型的本体区，形成在外延层上方，第二导电类型与第一导电类型相反；d）一个形成在本体层和外延层中的沟槽，其中电介质层内衬沟槽；e）一个形成在沟槽下部的屏蔽电极，其中通过电介质层，屏蔽电极与外延层绝缘；f）一个形成在屏蔽电极上方的栅极电极，其中通过额外的电介质层，栅极电极与屏蔽电极绝缘；g）一个或多个第一导电类型的源极区，形成在本体层的顶面内，其中每个源极区都靠近沟槽侧壁；h）一个形成在本体层上方的源极垫，其中源极垫电连接到所述的一个或多个源极区，并与栅极电极和屏蔽电极绝缘，源极垫提供到源极区的外部接头；i）一个形成在本体层上方的栅极垫，其中栅极垫电连接到栅极电极，并与所述的一个或多个源极区和屏蔽电极绝缘，栅极垫提供到栅极电极的外部接头；以及j）一个形成在本体层上方的屏蔽垫，其中屏蔽垫电连接到屏蔽电极，并与所述的一个或多个源极区和栅极电极绝缘，屏蔽垫提供到屏蔽电极的外部接头。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：雷燮光，苏毅，伍时谦，丹尼尔·卡拉夫特，安荷·叭剌，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。