半导体器件结构及其制作方法技术

本发明专利技术公开了一种半导体器件结构的制作方法，包括：提供半导体衬底；在半导体衬底上形成具有第一开口的覆盖层，第一开口暴露半导体衬底的第一区域和第二区域，第一区域为待形成的栅极与待形成的源极的重叠区，第二区域为待形成的栅极与待形成的漏极的重叠区，且第一区域和第二区域之间为沟道中心区域；在半导体衬底的第一区域和第二区域中掺杂氟；去除沟道中心区域上的覆盖层，以形成第二开口；以及在第二开口内的半导体衬底上形成栅氧化物层。本发明专利技术通过分别控制第一区域A和第二区域B上的栅氧化物层的厚度以及沟道中心区域C上的栅氧化物层的厚度，进而可以避免在栅极与源极/漏极之间的重叠处产生GIDL电流的同时，保证沟道中心区域的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及一种。
技术介绍
由于金属氧化物半导体场效应管(Metal Oxide Semiconductor Field EffectTransistor, MOSFET)的栅极与漏极之间有很大的重叠区域。如图I所示，区域A所表示的区域为栅极101与漏极103之间的重叠区域。以NM0SFET为例，当栅极101施加电压之后，NM0SFET中的漏极103电势比栅极101电势更正向，则在区域A内由于栅极101电压的作用会产生空穴，形成的空穴将穿过耗尽区向衬底100中移动，并形成衬底电流，这个电流通常被称为栅极感应漏极泄漏(Gate-induced drain leakage, GIDL)电流。反之，当栅极施加电压之后，PM0SFET中的栅极电势比漏极电势更正向，则在栅极101与漏极103之间的 重叠内由于栅极101电压的作用会产生电子，电子将穿过耗尽区向衬底中移动并形成GIDL电流。当半导体工艺进入超深亚微米时代后，由于器件尺寸日益缩小，GIDL电流引发的众多可靠性问题变得愈加严重。例如，GIDL电流可能影响小尺寸的MOSFET的可靠性和功耗，同时GIDL电流本文档来自技高网...

【技术保护点】
一种半导体器件结构的制作方法，其特征在于，包括：a）提供半导体衬底；b）在所述半导体衬底上形成具有第一开口的覆盖层，所述第一开口暴露所述半导体衬底的第一区域和第二区域，所述第一区域为待形成的栅极与待形成的源极的重叠区，所述第二区域为所述待形成的栅极与待形成的漏极的重叠区，且所述第一区域和所述第二区域之间为沟道中心区域；c）在所述半导体衬底的所述第一区域和所述第二区域中掺杂氟；d）去除所述沟道中心区域上的覆盖层，以形成第二开口；以及e）在所述第二开口内的所述半导体衬底上形成栅氧化物层。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：