隔离型功率晶体管的制造方法技术

本发明专利技术公开了一种隔离型功率晶体管的制造方法，本发明专利技术方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为刻蚀形成器件之间的隔离层沟槽的硬掩膜，不需要增加额外的掩膜版就能在晶体管之间形成绝缘隔离层，既不会降低芯片内晶体管的密度，又能减少器件之间的串扰影响，有利于提高减少晶体管尺寸和提高芯片内晶体管的密度，能获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。本发明专利技术方法因为不需要增加额外的掩膜版，所以还能降低制造成本。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种。
技术介绍
在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。但随着器件密度的提高，芯片元胞内晶体管之间的距离越来越小，相邻器件之间的串扰将可能彼此影响，进而影响芯片性能。
技术实现思路
本专利技术所要解决的技术问题是提供一种，不需要增加额外的掩膜版就能在晶体管之间形成绝缘隔离层，既不会降低芯片内晶体管的密度，又能减少器件之间的串扰影响，有利于提闻减少晶体管尺寸和提闻芯片内晶体管的密度，能获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。为解决上述技术问题，本专利技术提供一种，隔离型功率晶体管的栅极为沟槽型结构，包括如下步骤步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层。步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满，所述栅极由所述栅多晶硅形成；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满。步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度。步骤四、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中。步骤五、淀积第二绝缘介质层将所述第二沟槽填满。步骤六、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；形成金属接触。进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为I. 0E13cm_3 I. 0E16cm_3 ；所述沟槽的深度为I μ m 5 μ m ;所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度为500A 1500 A0进一步的改进是，步骤二中所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为I. 0E19cm_3 I. 0E21cm_3 ;所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5 μ m 2 μ m。进一步的改进是，步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的深度。进一步的改进是，步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5 μ m 2 μ m ;所述第二沟槽的宽度为O. 5 μ m以上。进一步的改进是，所述第二绝缘介质层的组成材料为氧化硅。进一步的改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源 极注入的杂质为磷或砷、注入剂量为I. OEHcnT2 I. 0E16cm_2 ;所述背栅接触注入杂质为硼或氟化硼，注入剂量为I. OEHcnT2 I. 0E16cnT2。进一步的改进是，所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶体管。为解决上述技术问题，本专利技术提供另一种，隔离型功率晶体管的栅极为表面型结构，包括如下步骤步骤一、在N型承压区的表面由下往上依次形成栅氧化层、栅多晶硅和绝缘介质层；采用光刻刻蚀对所述绝缘介质层和所述栅多晶硅进行刻蚀形成所述栅极。步骤二、以所述绝缘介质层为第一掩膜进行离子注入形成P型阱并对所述P型阱进行退火推进，推进到所述栅多晶硅底部的部分所述P型阱组成沟道区。步骤三、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中。步骤四、淀积第二绝缘介质层将所述第二沟槽填满。步骤五、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；形成金属接触。进一步的改进是，步骤一中所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化娃，厚度为O. 5 μ m 2 μ m。进一步的改进是，步骤二中所述P型阱的离子注入的杂质为硼或氟化硼，注入剂量为I. 0E13cnT2 I. OEHcnT2 ;所述P型阱的退火温度为1000。。 1200。。。进一步的改进是，步骤三中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为O. 5 μ m 2 μ m ;所述第二沟槽的宽度为O. 5 μ m以上。进一步的改进是，所述第二绝缘介质层的组成材料为氧化硅。进一步的改进是，所述源极注入和所述背栅接触注入都是由掩膜版定义；所述源极注入的杂质为磷或砷、注入剂量为I. OEHcnT2 I. 0E16cm_2 ;所述背栅接触注入杂质为硼或氟化硼，注入剂量为I. OEHcnT2 I. 0E16cnT2。进一步的改进是，所述隔离型功率晶体管为一种硅基器件，或者所述隔离型功率晶体管为一种化合物半导体器件；所述隔离型功率晶体管为纵向双扩散场效应晶体管；或者，所述隔离型功率晶体管为绝缘栅双极晶体管。本专利技术方法通过在栅多晶硅顶部形成的绝缘介质层、以及绝缘介质层侧面形成的侧壁介质层作为刻蚀形成器件之间的隔离层沟槽即所述第二沟槽的硬掩膜，不需要增加额外的掩膜版就能在晶体管之间形成绝缘隔离层即所述第二绝缘介质层，既不会降低芯片内晶体管的密度，又能减少器件之间的串扰影响，有利于提闻减少晶体管尺寸和提闻芯片内晶体管的密度，能获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的功率器件。本专利技术方法因为不需要增加额外的掩膜版，所以还能降低制造成本。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图I是本专利技术实施例一方法流程图；图2-图7C是本专利技术实施例一方法的各步骤中的器件结构示意图；图8是本专利技术实施例二方法流程图； 图9-图13B是本专利技术实施例二方法的各步骤中的器件结构示意图。具体实施例方式如图I所示，是本专利技术实施例一方法流程图；如图2至图7C所示是本专利技术实施例一方法的各步骤中的器件结构示意图。本专利技术实施例一所制备的隔离型功率晶体管的栅极为沟槽型结构，本专利技术实施例一方法包括如下步骤步骤一、如图2所示，在顶部形成有P型阱2的N型承压区I上形成沟槽，该沟槽穿过所述P型阱2并进入到所述N型承压区I中，在所述沟槽的底部和侧壁表面形成栅氧化层3。所述隔离型功率晶体管能为一种硅基器件、或者为一种化合物半导体器件。所述隔离型功率晶体管为硅基器件时，所述N型承压区I为硅外延层、或直拉单晶硅、或区熔单晶硅。所述隔离型功率晶体管为化合物半导体器件时，所述N型承压区I为化合物半导体外延层。所述N型承压区I的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm_3 I. 0E16cm-3 ;所述沟槽的深度为I μ m 5 μ m ;所述栅氧化层3采用热氧化工艺形成，所述栅氧化层3的厚度为500A 1500 A。步骤二、如图3所示，在所述沟槽中填入N型栅多晶硅4，所述栅多晶硅4的顶部进入所述P型阱2中本文档来自技高网...

【技术保护点】
一种隔离型功率晶体管的制造方法，其特征在于，隔离型功率晶体管的栅极为沟槽型结构，包括如下步骤：步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层；步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满，所述栅极由所述栅多晶硅形成；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满；步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；步骤四、在所述绝缘介质层的侧面形成侧墙介质层；以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀并形成第二沟槽，所述第二次刻蚀的刻蚀深度大于所述P型阱的深度、所述第二沟槽穿过所述P型阱并进入到所述N型承压区中；步骤五、淀积第二绝缘介质层将所述第二沟槽填满；步骤六、去除所述侧墙介质层；进行源极注入形成源极，进行背栅接触注入形成背栅接触区；形成金属接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩峰，段文婷，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：