漂移区的形成方法技术

技术编号:8367346 阅读:243 留言:0更新日期:2013-02-28 06:52
本发明专利技术提出一种漂移区的形成方法,在半导体衬底上形成栅极,再涂覆光刻胶层,对所述光刻胶层进行显影、曝光处理后,先对栅极两侧暴露出的栅极介质层进行刻蚀,保留一部分栅极介质层,再直接对剩余的栅极介质层以及其下的半导体衬底进行离子注入形成漂移区,从而简化了工艺步骤,降低了生产成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域,尤其涉及一种。
技术介绍
目前,一般非对称型MOS管,其源极不可耐高压,只有漏极可耐高压,而另一种对称型MOS管,其源极和漏极均能承受高压。因此,高压集成电路中多数采用对称型MOS器件。传统的高压对称型MOS管的形成方法包括首先,提供半导体衬底10,在所述半导体衬底10上栅极介质层20 ;在所述栅极介质层20上形成栅极30,如图I所示;其中,所述栅极介质层20的厚度通常大于400埃。 接着,涂覆第一光刻胶层41,所述第一光刻胶层41覆盖所述半导体衬底10以及所述栅极30 ;随后对所述第一光刻胶层41进行曝光、显影,暴露出所述栅极30两侧的所述栅极介质层20,如图2所示;接着,以所述第一光刻胶层41作为掩膜,对暴露的栅极介质层20进行刻蚀,保留一部分的栅极介质层20’ ;去除所述第一光刻胶层41,暴露出所述栅极30,如图3所示;接下来,涂覆第二光刻胶层42,并对所述第二光刻胶层42进行曝光、显影,暴露出所述栅极30两侧的栅极介质层20’ ;对剩余的栅极介质层20’及所述半导体衬底10进行离子注入,形成P型漂移区(或N型漂移区)70,并去除所述第二光刻胶层42,如图4以及图5所示。通常,由于在制备高电压器件时,所述栅极介质层20的厚度超过400埃,当离子注入所述栅极介质层20以及所述半导体衬底10形成P型漂移区70 (或N型漂移区70)时,栅极介质层20过厚会对离子进行一定的阻挡,会导致形成的P型漂移区70 (或N型漂移区70)过浅,甚至失败。所以需要先刻蚀去除一部分所述栅极30两侧的栅极介质层20,使离子更加容易注入至所述栅极30两侧的所述半导体衬底10形成P型漂移区70 (或N型漂移区 70)。然而现有工艺中,先进行涂覆第一光刻胶层,对第一光刻胶层进行曝光、显影处理之后,第一光刻胶层只覆盖栅极,借助第一光刻胶层作为掩膜,再对所述栅极介质层进行刻蚀;一方面由于所述第一光刻胶层受到一定的损伤,另一方面后续进行离子注入需要重新制作光刻胶层作为掩膜只暴露出栅极两侧源漏极区域的半导体衬底,从而才可以进行离子注入,因而需要去除所述第一光刻胶层,再涂覆第二光刻胶层,对第二光刻胶层进行曝光、显影处理之后,再进行离子注入形成P型漂移区70 (或N型漂移区70)。其中,第一光刻胶层用于作为刻蚀栅极介质层的刻蚀掩膜层,第二光刻胶层用于作为离子注入的掩膜层,导致现有技术的工艺繁琐,并且浪费耗材,增加成本。
技术实现思路
本专利技术的目的在于提出一种,减少工艺步骤,降低生产成本。为了实现上述目的,本专利技术提出一种,包括提供半导体衬底;在所述半导体衬底的表面形成栅极介质层;在所述栅极介质层的表面形成栅极;涂覆光刻胶层,所述光刻胶层覆盖所述半导体衬底以及所述栅极;对所述光刻胶层进行曝光、显影,暴露出所述栅极两侧的栅极介质层;以所述光刻胶层作为掩膜,刻蚀去除一部分的栅极介质层;以所述光刻胶层作为阻挡,对剩余的栅极介质层及所述半导体衬底进行离子注入,形成漂移区。 进一步的,所述半导体衬底为N阱或P阱衬底。进一步的,所述栅极介质层的材质为二氧化硅。 进一步的,所述栅极介质层采用化学气相沉积工艺形成。进一步的,所述栅极介质层的厚度大于400埃。进一步的,剩余的栅极介质层的厚度为80 120埃。进一步的,所述光刻胶层厚度大于20000埃。进一步的,所述漂移区为对称漂移区。进一步的,所述漂移区为P型漂移区或者N型漂移区。与现有技术相比,本专利技术的有益效果主要体现于在半导体衬底上形成栅极,再涂覆光刻胶层,对所述光刻胶层进行显影、曝光处理后,先对栅极两侧暴露出的栅极介质层进行刻蚀,保留一部分栅极介质层,再直接对剩余的栅极介质层以及其下的半导体衬底进行离子注入形成漂移区,从而简化了工艺步骤,降低了生产成本。附图说明图I至图5为现有技术中一漂移区形成方法的结构示意图;图6为本专利技术一实施例中的流程图;图7至图11为本专利技术一实施例中漂移区形成方法的结构示意图。具体实施例方式为了便于理解,下面将结合具体实施例与图6-11对本专利技术进行详细的描述。请参考图6,本专利技术提出一种,包括步骤SI :提供半导体衬底100 ;所述半导体衬底100中形成有N阱或P阱(未图示),在本实施例中,选择形成有N阱的半导体衬底100。步骤S2 :在所述半导体衬底100的表面形成栅极介质层,所述栅极介质层的厚度大于400埃;在本实施例中,所述半导体衬底100上制作第一器件区、第二器件区以及第三器件区,所述第一器件区用于形成高电压器件,例如是30V高压器件;所述第二器件区用于形成中电压器件区;所述第三器件区用于形成低电压器件区;当需要形成高电压器件时,为了提高器件能承受的电压,则需要形成较厚的栅极介质层,当需要形成低电压电器时,只需要形成较薄的栅极介质层;形成此三类器件区的步骤具体包括首先,仅在第一器件区上形成第一栅极介质层(高电压介质层)210 ;其次,仅在第一器件区和第二器件区上形成第二栅极介质层(中电压介质层)220 ;接着,仅在第一器件区、第二器件区以及第三器件区上形成第三栅极介质层(低电压介质层)230 ;由于本实施例仅涉及第一器件区(高电压器件区),因此其他两种器件区的形成工艺在此不再赘述,附图仅示出了第一器件区。具体的,如图7所示,本实施例中第一器件区的栅极介质层包括第一栅极介质层210、第二栅极介质层220以及第三栅极介质层230 ;所述第一栅极介质层210、所述第二栅极介质层220以及所述第三栅极介质层230材质均为二氧化硅;所述第一栅极介质层210、所述第二栅极介质层220以及所述第三栅极介质层230均采用化学气相沉积工艺形成;所述第一栅极介质层210的厚度为400 500埃,例如是480埃;所述第二栅极介质层220的厚度为90 120埃,例如是110埃;所述第三栅极介质层230的厚度为30 50埃,例如是40埃。步骤S3 :在所述第三栅极介质层230的表面形成栅极300 ;其中,如图7所示,先在所述第三栅极介质层230的表面形成一层多晶硅层,然后对所述多晶硅层进行刻蚀形成所述栅极300,此工艺为本领域常用的技术手段,在此不再赘述。步骤S4 :涂覆光刻胶层400,所述光刻胶层400覆盖所述半导体衬底100以及所述·栅极300 ;其中,所述光刻胶层厚度大于20000埃,为后续刻蚀和离子注入做掩膜和阻挡。步骤S5 :对所述光刻胶层400进行曝光、显影,暴露出所述栅极300两侧的第三栅极介质层230 ;其中,曝光和显影均为本领域技术人员惯用的技术手段,在此不再赘述。一般来说,在所述光刻胶层400被曝光显影处理之后,所述光刻胶层400只暴露出所述栅极300两侧的半导体衬底100,以便于后续工艺进行处理,如图8所示。步骤S6 :以所述光刻胶层400作为掩膜,对暴露的第三栅极介质层230、第二栅极介质层220以及第一栅极介质层210进行刻蚀,保留一部分的第一栅极介质层210’,如图9所示;正如
技术介绍
中提及的,由于所述第一栅极介质层210、第二栅极介质层220以及第三栅极介质层230的厚度之和通常超过400埃,当使用离子直接穿过第一栅极介质层210、第二栅极介质层220以及第三栅极介质层230对所述栅极400两侧的所述半导体衬底100进行注入时会导致本文档来自技高网
...

【技术保护点】
一种漂移区的形成方法,包括:提供半导体衬底;在所述半导体衬底的表面形成栅极介质层;在所述栅极介质层的表面形成栅极;涂覆光刻胶层,所述光刻胶层覆盖所述半导体衬底以及所述栅极;对所述光刻胶层进行曝光、显影,暴露出所述栅极两侧的栅极介质层;以所述光刻胶层作为掩膜,刻蚀去除一部分的栅极介质层;以所述光刻胶层作为阻挡,对剩余的栅极介质层及所述半导体衬底进行离子注入,形成漂移区。

【技术特征摘要】

【专利技术属性】
技术研发人员:令海阳黄庆丰
申请(专利权)人:上海宏力半导体制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1