一种在Ⅲ-Ⅴ化合物半导体衬底制作超浅结的方法技术

本发明专利技术公开了一种在Ⅲ-Ⅴ化合物半导体衬底制作超浅结的方法，包括：清洗具有外延层的单晶衬底；在该外延层用硫化铵或其他液体的表面钝化，在该钝化表面沉积介质作为阻挡层，以借助低温退火工艺将硫或其他元素扩散到单晶衬底以形成超浅结；或者，在单晶衬底上沉积大原子难熔金属作为扩散阻挡层将Ni、Ti以及它们的组合，以借助低温退火工艺扩散到单晶衬底以形成超浅结；或者，在钝化表面沉积大原子难熔金属作为扩散阻挡层将扩散金属Ni、Ti以及它们的组合和钝化元素，以借助低温退火工艺扩散到单晶衬底以形成具有混合相的超浅结。本发明专利技术提供的制作超浅结的方法，解决了在栅长到90nm以下时器件的源/漏问题，进而提高Ⅲ-Ⅴ化合物半导体MOS器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路
，尤其涉及一种在III - V化合物半导体衬底制作超浅结的方法，该超浅结可以应用于栅长低于IOOnm的III- V化合物基MOSFET器件。
技术介绍
随着器件特征尺寸缩小到100纳米技术代及以后，继续缩小加工尺寸将遇到一系列器件物理的限制和互连问题的严重影响，为了弥补关键尺寸缩小给传统平面型晶体管带来的负面效应，围绕实现全耗尽型晶体管和开发新型晶体管材料，主要有三种解决方案:转向立体型晶体管结构、转向全耗尽型技术以及转向III- V族技术。在这三种方案中，尽管Intel将推出量产的基于22nmFin-FET工艺的ivy bridge处理器,然而从长远看来娃基材料由于其本身物理性质(如载流子迁移率相对较低)等的制约，性能很难再有很大提升。 而在硅上外延III- V和Ge，分别利用它们的高电子及空穴迁移率，愈将成为大势所趋。而III-V族MOSFET器件工艺发展至今，仍存在部分技术难点。其中如何用简便兼容的方法，尤其是在纳米级小尺寸器件的超薄源漏方面将会使制约器件发展的一个瓶颈之一。针对超薄源漏，单分子层掺杂(monolayer doping,ML本文档来自技高网...

【技术保护点】
一种在Ⅲ？Ⅴ化合物半导体衬底制作超浅结的方法，其特征在于，包括：在Ⅲ？Ⅴ化合物半导体单晶衬底或外延衬底材料上沉积阻挡层，利用退火工艺将钝化在衬底材料表面的硫扩散至Ⅲ？Ⅴ化合物半导体衬底内形成超浅结；或者在Ⅲ？Ⅴ化合物半导体单晶衬底或外延衬底材料上沉积大原子的难容金属作为阻挡层，利用退火工艺将沉积在难容金属上与Ⅲ？Ⅴ化合物单晶易形成合金的小原子金属扩散至Ⅲ？Ⅴ化合物半导体衬底表面形成合金超浅肖特基结；或者对Ⅲ？Ⅴ化合物衬底表面使用硫化铵形成钝化层，以难容金属作为阻挡层，利用退火工艺将沉积在难容金属上与Ⅲ？Ⅴ化合物单晶易形成合金的金属和硫扩散至Ⅲ？Ⅴ化合物半导体衬底表面形成具有S？Ni混合相的合金...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘洪刚，薛百清，常虎东，王盛凯，孙兵，赵威，郭浩，王虹，韩乐，刘桂明，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：