包含掺杂缓冲层和沟道层的半导体结构制造技术

本实用新型专利技术涉及包含掺杂缓冲层和沟道层的半导体结构，包括衬底、在衬底上面的高电压阻挡层、在高电压层上面的掺杂缓冲层、和在掺杂缓冲层上面的沟道层，其中掺杂缓冲层和沟道层包含相同的化合物半导体材料，掺杂缓冲层具有在第一载流子杂质浓度的载流子杂质类型，沟道缓冲层具有在小于第一载流子杂质浓度的第二载流子杂质浓度的载流子杂质类型。在实施例中，沟道层具有至少650nm的厚度。在另一实施例中，高电压阻挡层包含与掺杂缓冲层相邻的1000nm厚的近侧区域，并且，近侧区域、掺杂缓冲层和沟道层中的每一个具有小于5×1015原子/cm3的Fe杂质浓度。

【技术实现步骤摘要】

本公开涉及电子器件，更特别地，涉及包含具有化合物半导体材料的沟道层的电子器件。
技术介绍
电流崩溃是高电子迁移率晶体管(HEMT)、特别是GaN晶体管的问题。解决电流崩溃的尝试可导致其它问题，诸如增加沟道层的表面粗糙度或相对高的导通状态电阻。高表面粗糙度和高片电阻是不希望的。
技术实现思路
根据本技术的一个方面，提供一种半导体结构，包括衬底、在衬底上面的高电压阻挡层、在高电压层上面的掺杂缓冲层和在掺杂缓冲层上面并且具有至少650nm的厚度的沟道层，其中，掺杂缓冲层和沟道层包含相同的化合物半导体材料，以及，掺杂缓冲层具有在第一载流子杂质浓度的载流子杂质类型，沟道缓冲层具有在小于第一载流子杂质浓度的第二载流子杂质浓度的载流子杂质类型。在一个实施例中，高电压阻挡层包含1000nm厚的近侧区域，与高电压阻挡层的任何其它区域相比，掺杂缓冲层更接近所述近侧区域，以及，所述近侧区域具有小于5×1015原子/cm3的Fe杂质浓度。在一个实施例中，半导体结构还包括源电极、漏电极和栅电极，其中，晶体管包含沟道层、源电极、漏电极和栅电极。在一个实施例中，晶体管是高电压、高电子迁移率晶体管。在一个实施例中，相同的化合物半导体材料是III-V半导体材料。在一个实施例中，相同的化合物半导体材料是GaN。在一个实施例中，半导体结构还包括在沟道层上面的势垒层，和在势垒层上面的氮化硅层。在一个实施例中，载流子杂质是C，并且，第一载流子杂质浓度为至少1×1019原子/cm3。在一个实施例中，第二载流子杂质浓度为至多5×1016原子/cm3。根据本技术的另一个方面，提供一种半导体结构，包括衬底、在衬底上面的高电压阻挡层、在高电压层上面的掺杂缓冲层和在掺杂缓冲层上面的沟道层，其中，掺杂缓冲层和沟道层中的每一个为GaN层，掺杂缓冲层具有在至少1×1019原子/cm3的第一载流子杂质浓度的载流子杂质类型，沟道缓冲层具有在至多5×1016原子/cm3的第二载流子杂质浓度的载流子杂质类型，以及，高电压阻挡层、掺杂缓冲层和沟道层中的每一个具有小于5×1015原子/cm3的Fe杂质浓度。附图说明在附图中，实施例作为例子被示出并且不被限制。图1包括包含衬底、成核层和高电压阻挡层的工件的一部分的截面图的示图。图2包括形成掺杂缓冲层和沟道层之后的图1的工件的截面图的示图。图3包括形成势垒层之后的图2的工件的截面图的示图。图4包括形成大致完整晶体管之后的图3的工件的截面图的示图。图5包括工件的一部分的截面图的示图，该示图除了晶体管结构是增强模式晶体管以外与图4所示的示图类似。本领域技术人员理解，附图中的要素被简明示出，并且未必按比例绘制。例如，附图中的要素中的一些的尺寸可相对于其它要素被夸大，以帮助改善本技术的实施例的理解。具体实施方式提供与附图组合的以下描述，以帮助理解在这里公开的教导。以下的讨论将着眼于教导的特定实现和实施例。提供这种着眼以帮助描述教导，并且不应被解释为限制教导的范围或适用性。但是，可基于在本申请中公开的教导使用其它实施例。术语“化合物半导体”要表示的意思是包含至少两种不同元素的半导体材料。例子包括SiC、SiGe、GaN、InP、AlvGa(1-v)N和CdTe等。III-V半导体材料要表示的意思是包含至少一种三价金属元素和至少一种族15元素的半导体材料。III-N半导体材料要表示的意思是包含至少一种三价金属元素和氮的半导体材料。族13～族15半导体材料要表示的意思是包含至少一种族13元素和至少一种族15元素的半导体材料。术语“载流子杂质”要表示的意思是(1)当为受主时，为与化合物内的所有阳离子的至少90％相比具有不同的价状态的化合物内的杂质，或者(2)当为施主时，为与化合物内的所有阴离子的至少90％相比具有不同的价状态的化合物的杂质。例如，C、Mg和Si是关于GaN的受主，原因是它们可捕获电子。这里，Al不是关于GaN的载流子杂质，原因是Al和Ga具有3+价。载流子杂质可被有意添加，或者可作为自然出现的杂质或者作为形成包含杂质的层的结果存在。受主和施主是相反载流子类型的载流子杂质。虽然层或区域在这里可被描述为施主杂质类型或受主杂质类型，但是本领域技术人员可以理解，根据本描述，杂质类型可相反且也是可能的。除非明确或相反地陈述，否则，当提到层或区域时，术语“载流子杂质浓度”或“载流子杂质的浓度”要表示的意思是这种层或区域的平均浓度。为了阐明附图，器件结构的某些区域，诸如掺杂区域或电介质区域，可被示为具有大致直线边缘和精确的有角度的角。但是，本领域技术人员可以理解，由于掺杂剂的扩散和激活或层的形成，这种区域的边缘一般不会是直线，并且，角可能不是精确的角。可以使用术语“在...上”、“覆盖”和“在...之上”，以表示两个或更多个要素相互直接物理接触。但是，“在...之上”也可表示的意思是两个或更多个要素不相互直接接触。例如，“在...之上”可表示的意思是一个要素处于另一要素之上，但要素不相互接触，并且，可在两个要素之间存在另一要素或多个要素。并且，MOCVD可表示的意思是金属有机化学气相沉积或金属有机气相外延或有机金属气相外延或在本领域中已知的任何其它生长或沉积方法。这里，MOCVD也可表示的意思是由金属有机前体或者金属和有机前体的组合形成层的任何其它方法。族号与元素周期表内的栏对应，该元素周期表基于在2011年1月21日的版本的IUPAC元素周期表。术语“正常操作”和“正常操作状态”表示的意思是电子部件或器件被设计为操作的状况。可从关于电压、电流、电容、电阻或其它电气参数的数据表或其它信息获得这些状况。因此，正常操作不包含电气部件或器件在超出其设计极限时的操作。参照层、结构或器件的术语“高电压”表示的意思是，这种层、结构或器件可耐受跨这种层、结构或器件的至少150V势差(例如，在处于关状态中的晶体管的源极和漏极之间)而不表现介质击穿或雪崩击穿等。术语“包括”、“包含”、“含有”、“具有”、“有”或其任何其它变体要包括非排他性的包括。例如，包括一系列特征的方法、物品或装置未必仅限于那些特征，而可包括没有明确列出或者这种方法、物品或装置固有的其它特征。并且，除非明确地相反陈述，否则，术语“或”表示的意思是包含性的或，不是排他性的或。例如，条件A或B通过以下方面中的任一个满足：A真(或存在)且B假(或不存在)；A假(或不存在)且B真(或存在)；和A和B均真(或存在)。并且，使用“一种“或“一个”以描述这里描述的要素和部件。这样做仅是为了方便，不给出本技术的范围的一般意义。该描述应被理解为包括一个、至少一个，或者单数，也包含多数，反之亦然，除非另外清楚地表明。例如，当在这里描述单个项目时，作为单个项目的替代，可以使用多于一个的项目。类似地，在这里描述多于一个的项目的情况下，可以用单个项目替代该多于一个的项目。使用词语本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于包括：衬底；在衬底上面的高电压阻挡层；在高电压层上面的掺杂缓冲层；和在掺杂缓冲层上面并且具有至少650nm的厚度的沟道层，其中，掺杂缓冲层和沟道层包含相同的化合物半导体材料，以及，掺杂缓冲层具有在第一载流子杂质浓度的载流子杂质类型，沟道缓冲层具有在小于第一载流子杂质浓度的第二载流子杂质浓度的载流子杂质类型。

【技术特征摘要】
2014.10.30 US 62/072,607;2015.09.28 US 14/867,1311.一种半导体结构，其特征在于包括：
衬底；
在衬底上面的高电压阻挡层；
在高电压层上面的掺杂缓冲层；和
在掺杂缓冲层上面并且具有至少650nm的厚度的沟道层，
其中，
掺杂缓冲层和沟道层包含相同的化合物半导体材料，以及，
掺杂缓冲层具有在第一载流子杂质浓度的载流子杂质类型，沟道缓冲层具有在小于第一载流子杂质浓度的第二载流子杂质浓度的载流子杂质类型。
2.根据权利要求1所述的半导体结构，其特征在于，
高电压阻挡层包含1000nm厚的近侧区域，
与高电压阻挡层的任何其它区域相比，掺杂缓冲层更接近所述近侧区域，以及，
所述近侧区域具有小于5×1015原子/cm3的Fe杂质浓度。
3.根据权利要求1所述的半导体结构，其特征在于还包括源电极、漏电极和栅电极，其中，晶体管包含沟道层、源电极、漏电极和栅电极。
4.根据权利要求3所述的半导体结构，其特征在于，晶体管是高电压、高电子迁移率晶体管。<...

【专利技术属性】
技术研发人员：P·莫恩斯，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国;US