用于制造碳化硅半导体器件的方法技术

公开了一种制造具有提高的性能的SiC半导体器件的方法。公开的制造SiC半导体器件的方法涉及下述步骤。制备SiC半导体，其具有第一表面，该第一表面的至少一部分被注入有杂质（S1-S3）。通过清洗SiC半导体的第一表面，形成第二表面（S4）。在第二表面上，形成含Si膜（S5）。通过氧化含Si膜，形成构成SiC半导体器件的氧化物膜（S6）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于制造碳化硅（SiC）半导体器件的方法，更具体地，涉及一种用于制造具有氧化物膜的SiC半导体器件的方法。
技术介绍
SiC具有大的带隙，并且具有比硅（Si）更大的最大介电击穿电场和热导率。此外，SiC具有与硅一样大的载流子迁移率，并且具有大的电子饱和漂移速率和大的击穿电压。因此，期望将SiC应用于要求实现高效率、高电压和高电容的半导体器件。用于制造这样的SiC半导体器件的示例性方法是在日本专利特开No.2008-294204（专利文献1）中公开的技术。专利文献1公开了在用于制造用作SiC半导体器件的MOSFET（Metal Oxide S emiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管）中，在下述步骤中的每一个中执行大约1000℃的热氧化，所述步骤是形成栅极氧化物膜之前执行的离子注入步骤；牺牲氧化和移除由活化加热处理导致的表面粗糙的牺牲氧化物膜移除步骤；以及栅极氧化物形成步骤。还公开了在牺牲氧化和牺牲氧化物膜移除步骤以及栅极氧化物膜形成步骤中的每一个中执行热氧化时，热氧化的速率在其中注入有杂质的区域与其中没有注入杂质的区域之间存在着很大的差异。在专利文献1中，鉴于上述问题，公开了用于制造MOSFET的下述方法。图13和图14是示出专利文献1中制造MOSFET中的步骤的横截面图。如图13中所示，在SiC衬底201上外延生长n-外延层202。将离子注入到该n-外延层202中以形成p-基区203。在由此包括p-基区203的n-外延层202上，外延生长n-沟道层205。之后，使用LTO膜221作为掩膜执行离子注入以形成n+源极区域204。在该情况下，n+源极区域204中的每一个形成为具有区域204a和区域204b，区域204b包含浓度低于区域204a的浓度的n型杂质。在用于在接下来的步骤中用于形成栅极氧化物膜207（参见图14）的热氧化中，区域204b将被氧化，而区域204a将不会被氧化并且将保持为n+源极区域204。之后，执行活化加热处理。接下来，如图14中所示，移除LTO膜221，由此在外延层的表面上形成栅极氧化物膜207。然后，在栅极氧化物膜207上，形成栅电极208。此外，形成绝缘膜209，并且形成源电极210和漏电极211。引用列表专利文献PTL 1：日本专利特开No.2008-294204
技术实现思路
技术问题在专利文献1中，在外延层的表面中，形成p-基区203、n+源极区域204和n-沟道层205。当对外延层的表面进行氧化以形成栅极氧化物膜时，具有不同类型和不同浓度的杂质（掺杂物）的区域被一起氧化。在该情况下，氧化速率由于杂质的类型和浓度而不同，从而在栅极氧化物膜中，膜质量也不同。专利文献1描述了考虑限制n+源极区域204中的氧化的速度的增加。然而，在除了n+源极区域204之外的区域（n-沟道层205）上的栅极氧化物膜207的部分和在n+源极区域204上的栅极氧化物膜207的部分在其下面的表面的条件方面彼此不同。这会导致变化的膜质量。当栅极氧化物膜207的膜质量变化时，MOSFET的性能将会劣化。鉴于这一点，本专利技术的目的在于提供一种用于制造实现提高的性能的SiC半导体器件的方法。解决问题的技术方案本专利技术中的用于制造SiC半导体器件的方法包括下述步骤。即，制备SiC半导体，其包括第一表面，该第一表面的至少一部分注入有杂质（掺杂物）。通过清洗碳化硅半导体的第一表面形成该碳化硅半导体的第二表面。在第二表面上形成含硅（Si）膜。通过氧化含Si膜形成构成碳化硅半导体器件的氧化物膜。根据本专利技术中的用于制造SiC半导体器件的方法，在通过清洗SiC半导体的第一表面形成的第二表面上形成含Si膜。因此，含Si膜能够是清洁的，并且能够减少第二表面对于含Si膜的膜质量的影响。这导致含Si膜的提高的膜质量的均匀性。通过氧化由此具有提高的膜质量的均匀性的含Si膜，能够在含Si膜中的每个位置处在深度方向上减少氧化速率中的变化。而且，通过氧化具有提高的膜质量的均匀性的含Si膜获得的氧化物膜的膜质量的变化能够被减少。因此，能够提高构成SiC半导体器件的氧化物膜的质量，从而提高SiC半导体器件的性能。优选地，在用于制造SiC半导体器件的方法中，含Si膜是SiC膜。因此，含Si膜具有与其下面的SiC半导体相同的晶体，从而有利于含Si膜的形成。优选地，在用于制造SiC半导体器件的方法中，含Si膜是Si膜。因此，能够限制碳（C）在SiC半导体层和氧化物膜之间的界面中以及在氧化物膜中的存在。这导致将制造的SiC半导体器件的更加提高的性能。优选地，在用于制造SiC半导体器件的方法中，形成含Si膜的步骤包括下述步骤：确定构成碳化硅半导体器件的氧化物膜的厚度；以及当含Si膜被全部氧化时，将含Si膜的厚度控制为所确定的氧化物膜的厚度。因此，通过控制含Si膜的厚度能够将氧化物膜形成为具有期望的厚度。此外，通过将含Si膜全部氧化为氧化物膜，能够形成允许减少被注入到其第一表面中的杂质的含量的氧化物膜。本专利技术的有利效果根据本专利技术中的用于制造SiC半导体器件的方法，通过氧化含Si膜形成构成SiC半导体器件的氧化物膜。因此，能够制造实现了提高的性能的SiC半导体器件。附图说明图1是本专利技术的实施例中的用于制造SiC半导体器件的制造装置的示意图。图2是示出本专利技术的实施例中的用于制造SiC半导体器件的方法的流程图。图3是示意性地示出本专利技术的实施例中的制造SiC半导体器件中的步骤的横截面图。图4是示意性地示出本专利技术的实施例中的制造SiC半导体器件中的步骤的横截面图。图5是示意性地示出本专利技术的实施例中的制造SiC半导体器件中的步骤的横截面图。图6是示意性地示出本专利技术的实施例中的制造SiC半导体器件中的步骤的横截面图。图7是示意性地示出本专利技术的实施例中的制造SiC半导体器件中的步骤的横截面图。图8是示意性地示出本专利技术的实施例中的制造SiC半导体器件中的步骤的横截面图。图9是示意性地示出在本专利技术的实施例中制造的SiC半导体器件的横截面图。图10是示意性地示出在示例中使用的外延晶圆的横截面图。图11是示出借助于TXRF测量样品2的外延晶圆130的表面的结果的谱图。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.16 JP 2010-1368721.一种用于制造碳化硅半导体器件（101）的方法，包括下述步
骤：
制备碳化硅半导体（100），所述碳化硅半导体（100）包括第一
表面（120a），所述第一表面（120a）的至少一部分注入有杂质；
通过清洗所述碳化硅半导体（100）的所述第一表面（120a）形成
所述碳化硅半导体（100）的第二表面（120b）；
在所述第二表面（120b）上形成含硅膜（128）；以及
通过氧化所述含硅膜（128）形成构成所述碳化硅半导体器件（101）
的氧化物膜（12...

【专利技术属性】
技术研发人员：伊藤里美，盐见弘，并川靖生，和田圭司，岛津充，日吉透，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：