化合物半导体器件及其制造方法技术

一种化合物半导体器件，包括：衬底；和形成在衬底之上的化合物半导体层叠结构，该化合物半导体层叠结构包括含杂质的缓冲层，和形成在缓冲层之上的有源层。

【技术实现步骤摘要】

本文中所讨论的实施方案涉及。
技术介绍
化合物半导体器件特别是氮化物半导体器件的开发一直在积极地进行着，以实现利用如高饱和电子速度和宽带隙的特征的具有高耐受电压和高输出的半导体器件。对于氮化物半导体器件，公开了许多关于场效应晶体管，特别是关于高电子迁移率晶体管(HEMT)的报道。具体地，作为包含GaN的GaN半导体器件，其中GaN用作有源层(电子渡越层)并且AlGaN用作电子供给层的AlGaN/GaN HEMT引起了关注。在AlGaN/GaN HEMT中，通过GaN与AlGaN之间的晶格常数的差异在AlGaN中产生应变。通过由该应变所产生的压电极化和AlGaN的自发极化，可以获得高浓度二维电子气(2DEG)。因此，可以实现具有高耐受电压和高输出的半导体器件。 在GaN半导体器件中，由于可以使用廉价并且大直径的Si衬底作为用于晶体生长的衬底，所以可以有利地期望制造成本的显著降低。 在GaN半导体器件中，已证实了，例如当GaN被形成为用作有源层的氮化物层时，随着该GaN的厚度增加，缺陷的数目减少，并因此提高了质量。作为特定的实例，在图1A和图1B中描绘了通过X射线摇摆曲线法(XRC法)通过对厚度为200nm和600nm的GaN层的研究所获得的结果。 然而，尽管可以降低制造成本，但是当厚的GaN有源层形成在Si衬底上以获得具有少量缺陷和高质量的有源层时，可能出现以下问题。 例如，如图2的部分(a)中所描绘的，厚的GaN层103形成在Si衬底101上并且AlN缓冲层102插入在GaN层103与衬底101之间。Si的晶格常数大于GaN的晶格常数，并且GaN的热膨胀系数大于Si的热膨胀系数。因此，如图2的部分(b)中所描绘的，当形成有源层103之后降低温度时，通过热收缩产生向下凸的翘曲。该翘曲随着GaN层103的厚度的增加而增加，并且因此，容易发生裂纹。这个现象表明由最初具有宽带隙和高绝缘性能的氮化物层的厚度的增加所期望的器件的介电击穿耐受电压的改进以及由位错密度的减少引起的质量的提闻将受:到限制。 作为克服上述问题的一种方法，也就是说，作为一种用于增加氮化物层的厚度同时抑制翘曲和裂纹的产生的方法，例如，已知的有其中具有不同Al组成比的若干AlGaN层相互层叠的阶梯式AlGaN缓冲区，以及其中通过将交替层叠GaN薄膜和AlN薄膜多次循环所形成的结构插入到GaN电子渡越层下方的应变层超晶格(SLS)缓冲区。在上面两种结构中，因为在GaN电子渡越层中产生大的内部压应变，所以抵消了在薄膜形成后执行的温度降低步骤中产生的整个氮化物层的强烈的拉伸应变，从而抑制翘曲和裂纹的产生。然而，由于每个如上所述的缓冲区结构不可避免地变得复杂，所以总的膜形成时间增加，这个时间的增加可以是阻碍生产能力提高的原因之一。另外，还增加了如昂贵的有机金属材料的原材料的消耗量，因此，这种增加会变成大规模生产工艺的瓶颈。 以下是参考文献: [文献I]日本公开特许公报N0.2012-23314， [文献2]日本公开特许公报N0.2007-67077， [文献3]日本公开特许公报N0.2005-317909，以及 [文献 4]A.Y.Polyako 等人的Electrical and optical properties ofFe-doped sem1-1nsulating GaN templates, Applied Physics Letters,第 83 卷，第 16期(2003)。
技术实现思路
根据本专利技术的一方面，化合物半导体器件包括:衬底；形成在衬底之上的化合物半导体层叠结构，该化合物半导体层叠结构包括含有杂质的缓冲层和形成在缓冲层之上的有源层。 【附图说明】 图1A和图1B是示出了通过XRC法测量的与GaN半导体器件的质量相关的有源层厚度的结果的特征图； 图2A和图2B包括部分(a)和部分(b)，其是示出了当用作有源层的厚的GaN形成在Si衬底上时所产生的问题的示意性横截面图； 图3A是示出了用于制造根据第一实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图； 图3B是示出了在图3A所描绘的步骤之后的步骤的示意性横截面图； 图3C是示出了在图3B所描绘的步骤之后的步骤的示意性横截面图； 图4A是示出了在图3C所描绘的步骤之后的步骤的示意性横截面图； 图4B是示出了在图4A所描绘的步骤之后的步骤的示意性横截面图； 图5是示出了由化合物半导体层叠结构的第二缓冲层所引起的产生在Si衬底上的翘曲的实验结果的特征图； 图6A是示出了用于制造根据第二实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图； 图6B是示出了在图6A所描绘的步骤之后的主要步骤的示意性横截面图； 图7是示出了根据第二实施方案的AlGaN/GaN HEMT的第二缓冲层的杂质浓度的调制的特定实例的特征图； 图8A是示出了用于制造根据第三实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图； 图SB是示出了在图8A所描绘的步骤之后的主要步骤的示意性横截面图； 图9A是示出了用于制造根据第四实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性横截面图； 图9B是示出了在图9A所描绘的步骤之后的主要步骤的示意性横截面图； 图10是示出了根据第五实施方案的电源装置的示意性结构的电路图；以及 图11是示出了根据第六实施方案的高频放大器的示意性结构的电路图。具体实施方案 第一实施方案 在本实施方案中，将描述作为化合物半导体器件的氮化物半导体器件，即AlGaN/GaN HEMT。 图3A、图3B、图3C、图4A和图4B是顺序地示出了用于制造根据第一实施方案的AlGaN/GaN HEMT的方法的步骤的示意性横截面图。 首先，如图3A所示，例如，制备了 Si衬底I作为用于晶体生长的衬底。 例如，也可以使用SiC衬底替代使用Si衬底作为用于晶体生长的衬底。可以使用廉价并且大直径的Si衬底或SiC衬底作为用于结晶生长的衬底，因此，可以由此期望制造成本显著降低。 接下来，如图3B所示，化合物半导体层叠结构2形成在Si衬底I上作为包含多个化合物半导体层的层叠体。 特别地，首先，在H2气氛中在Si衬底I上执行几分钟热处理。随后，例如，通过金属有机气相外延(MOVPE)法使形成化合物半导体层叠结构2的化合物半导体层顺序地生长在Si衬底I上。例如还可以使用分子束外延(MBE)法来代替使用MOVPE法。 化合物半导体层叠结构2由缓冲层2a、用作有源层的电子渡越层2b、电子供给层2c和盖层2d形成。例如，在电子渡越层2b与电子供给层2c之间还可以形成薄的AlGaN间隔层。 在化合物半导体层叠结构2中，在电子渡越层2b与电子供给层2c之间的界面附近产生二维电子气(2DEG)。该2DEG是基于电子渡越层2b的化合物半导体(本实施方案中为GaN)与电子供给层2c的化合物半导体(本实施方案中为AlGaN)之间的晶格常数的差异而产生的。 在本实施方案中，缓冲层2a包括第一缓冲层2al和形成在第一缓冲层2al上的第二缓冲层2a2。 第一缓冲层2本文档来自技高网...

【技术保护点】
一种化合物半导体器件，包括：衬底；和形成在所述衬底之上的化合物半导体层叠结构，所述化合物半导体层叠结构包括：包含杂质的缓冲层，及形成在所述缓冲层之上的有源层。

【技术特征摘要】
2013.03.29 JP 2013-0734011.一种化合物半导体器件，包括: 衬底；和 形成在所述衬底之上的化合物半导体层叠结构，所述化合物半导体层叠结构包括: 包含杂质的缓冲层，及 形成在所述缓冲层之上的有源层。2.根据权利要求1所述的化合物半导体器件，其中所述缓冲层包括: 不包含所述杂质的第一缓冲层，和 形成在所述第一缓冲层之上的并且包含所述杂质的第二缓冲层。3.根据权利要求2所述的化合物半导体器件，其中所述第二缓冲层的晶格常数大于所述第一缓冲层的晶格常数并且小于所述有源层的晶格常数。4.根据权利要求1所述的化合物半导体器件，其中所述杂质包括η型杂质、P型杂质或其任意组合。5.根据权利要求1所述的化合物半导体器件，其中在所述缓冲层中，所述杂质的浓度从衬底侧到有源层侧逐渐减小。6.根据权利要求1所述的化合物半导体器件，其中所述缓冲层包括在最上部的第三缓冲层，并且 所述第三缓冲层具有与所述有源层的组成相同的组成，所述第三缓冲层具有与所述有源层的横向过生长率相比更高的横向过生长率，并且所述第三缓冲层不包含所述杂质。7.一种用于制造化合物半导体器件的方法，所述方法包括: 在衬底之上形成化合物半导体层叠结构，所述化合物半导体层叠结构包括: 含杂质的缓冲层，及 形成在所述缓冲层之上的有源层。8.根据权利要求7所述的用于制造化合物半导体器件的方法，其中所述缓冲层包括: 不含所述杂质的第一缓冲层，和 形成在所述第一缓冲层...

【专利技术属性】
技术研发人员：石黑哲郎，中村哲一，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：日本;JP