浮栅型闪存结构及其制作方法技术

本发明专利技术公开了一种浮栅型闪存结构及其制作方法，在所述基底上形成一沟道层，并在所述基底和所述沟道层中分别形成离子注入区，在贯穿所述沟道层延伸至所述基底中的凹槽中设置一栅极结构，所述栅极结构包括一控制栅、栅间介质层和至少两个浮栅，在所述沟道层中形成垂直沟道。因此，所述浮栅型闪存结构能在单个所述凹槽内同时实现多个位的存储，且共用所述控制栅，在不影响器件性能的前提下，进一步缩小了器件的尺寸，提高器件的存储密度，降低成本，提高竞争力。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造
，特别是涉及一种浮栅型闪存结构及其制作方法。
技术介绍
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。请参考图1为传统的浮栅型闪存结构的示意图，所述浮栅型闪存结构包括沉积在一基底10上的隧穿氧化层11、位于所述遂穿氧化层11正上方的浮栅12、堆叠在所述浮栅12上面的控制栅14，在所述控制栅14和所述浮栅12之间设有ONO(氧化物-氮化物-氧化物)层13，以及设置在所述基底10上的源区A和漏区B。传统的浮栅型闪存结构为横向沟道器件(即漏/浮栅/源)，这种结构的器件需要额外的区域给漏区/源区，从而影响了器件的存储密度。而想要提高这种器件的存储密度，通常需要降低沟道长度以及漏区/源区的宽度，但这样的改进会带来短沟道效应以及漏源击穿电压变低等不良现象，这是本领域技术人员所不愿看到的。
技术实现思路
本专利技术所要解决的技术问题是提供一种浮栅型闪存结构及其制作方法，在不影响器件性能的前提下，提高器件的存储密度，降低成本，提高竞争力。为解决上述技术问题，本专利技术提供的一种浮栅型闪存结构，包括：一基底，在所述基底中设置有两个离子注入区；一沟道层，所述沟道层位于所述基底之上，所述沟道层包括至少一层外延层，每层所述外延层中均设置有两个外延离子注入区，所述外延层中的两个外延离子注入区分别位于所述基底中的两个离子注入区的正上方；一凹槽，所述凹槽贯穿所述沟道层延伸至所述基底中，且所述凹槽位于所述基底中的两个离子注入区之间；一栅极结构，所述栅极结构设置于所述凹槽中，且所述栅极结构的一端延伸至所述基底中，所述栅极结构的另一端临近所述沟道层的上表面；其中，所述栅极结构包括一控制栅、栅间介质层和至少两个浮栅，所述浮栅排列于所述控制栅的两侧，每个所述浮栅均设置于临近所述凹槽的侧壁，所述控制栅垂直贯穿所述沟道层，所述栅间介质层将所述控制栅与每个所述浮栅均予以隔离。优选的，在所述浮栅型闪存结构中，每层所述外延层对应两个所述浮栅，所述浮栅分别位于所述控制栅的两侧。可选的，在所述浮栅型闪存结构中，所述沟道层包括第一外延层和第二外延层，所述第一外延层位于所述基底之上，所述第二外延层位于所述第一外延层之上。进一步的，在所述浮栅型闪存结构中，所述栅极结构中有4个浮栅，所述浮栅两两上下并排分布。进一步的，在所述浮栅型闪存结构中，所述浮栅型闪存结构还包括在上下相邻的所述浮栅间的绝缘层。进一步的，在所述浮栅型闪存结构中，所述浮栅型闪存结构还包括覆盖所述凹槽底部的第一氧化层、一位于所述凹槽侧壁的遂穿氧化物层、以及覆盖所述栅极结构的保护层。进一步的，在所述浮栅型闪存结构中，所述基底为P型硅衬底。进一步的，在所述浮栅型闪存结构中，所述离子注入区和外延离子注入区均为N型离子注入区。根据本专利技术的另一面，本专利技术还提供一种浮栅型闪存结构的制作方法，包括：提供一基底，对所述基底进行离子注入，在所述基底上形成两个离子注入区；形成一沟道层，所述沟道层位于所述基底之上，所述沟道层包括至少一层外延层；形成一凹槽，所述凹槽贯穿所述沟道层延伸至所述基底中，且所述凹槽位于两个所述离子注入区之间；在所述凹槽中形成浮栅层，且所述浮栅层的上表面低于所述沟道层的上表面，所述浮栅层包括至少一层浮栅多晶硅层；刻蚀所述浮栅层形成至少两个浮栅；在所述至少两个浮栅之间形成栅间介质层以及控制栅，所述控制栅垂直贯穿所述沟道层，所述栅间介质层将所述控制栅与每个所述浮栅均予以隔离，以形成一栅极结构；对所述沟道层进行离子注入，在所述沟道层中形成两个外延离子注入区，所述两个外延离子注入区分别位于所述两个离子注入区的正上方，以形成所述浮栅型闪存结构。优选的，在所述制作方法中，所述外延层的层数与所述浮栅多晶硅层的层数相匹配，每层所述外延层对应两个所述浮栅，所述浮栅分别位于所述控制栅的两侧。可选的，在形成一沟道层的步骤中，所述沟道层包括第一外延层和第二外延层；在所述基底之上形成所述第一外延层；对所述第一外延层进行离子注入，在所述第一外延层中形成两个第一外延离子注入区，所述两个第一外延离子注入区分别位于所述基底中的两个离子注入区的正上方；在所述第一外延层之上形成所述第二外延层。可选的，在所述制作方法中，所述第一外延离子注入区位于所述第一外延层的上表面。可选的，在所述凹槽中形成浮栅层，且所述浮栅层的上表面低于所述沟道层的上表面的步骤中，所述浮栅层包括第一浮栅多晶硅层和第二浮栅多晶硅层；在所述凹槽中形成第一浮栅多晶硅层，所述第一浮栅多晶硅层的上表面低于所述第一外延层的上表面；在所述第一浮栅多晶硅层上形成一绝缘层，所述绝缘层的上表面低于所述第二外延层的下表面；在所述绝缘层上沉积第二浮栅多晶硅层，所述第二浮栅多晶硅层的上表面低于所述第二外延层的上表面。进一步的，在所述制作方法中，所述第一浮栅多晶硅层和第二浮栅多晶硅层的厚度范围均为300埃～800埃。可选的，在所述制作方法中，所述控制栅的宽度在50纳米～200纳米之间。可选的，在所述凹槽中形成浮栅层之前，还包括：在所述凹槽的底部沉积一第一氧化层，且在所述凹槽的侧壁上生长一遂穿氧化物层，所述浮栅层沉积在所述第一氧化层之上。可选的，在刻蚀所述浮栅层之前，还包括：形成分别覆盖所述浮栅层上表面两侧的侧墙结构，将所述凹槽暴露的侧壁予以覆盖，以所述侧墙结构为掩膜刻蚀所述浮栅层。可选的，在所述制作方法中，在所述浮栅型闪存结构的表面还覆盖一保护层。优选的，在所述制作方法中，通过硅基外延法在所述基底上形成所述沟道层。进一步的，在所述制作方法中，所述基底为P型硅衬底。进一步的，在所述制作方法中，在所述基底中和所述沟道层中进行N型离子注入。与现有技术相比，本专利技术具有以下有益效果：本专利技术通过改善所述控制栅与浮栅的包裹方式来增大所述控制栅与浮栅的接触面积，在所述基底上形成一沟道层，并在所述基底和所述沟道层中分别形成离子注入区，在贯穿所述沟道层延伸至所述基底中的凹槽中设置一栅极结构，以在所述沟道层中形成垂直沟道，所述栅极结构包括一控制栅、栅间介质层和至少两个浮栅，所述浮栅排列于所述控制栅的两侧，每个所述浮栅均设置于临近所述凹槽的侧壁，所述控制栅垂直贯穿所述沟道层，所述栅间介质层将所述控制栅与每个所述浮栅均予以隔离，以使所述控制栅与每个所述浮栅均构成一存储单元。在所述浮栅型闪存结构中，当漏端加高压时，会在漏端产生热载流子，然后利用所述控制栅的正压将热载流子拉入所述浮栅，从而实现器件的写入；当所述控制栅加较高的负压时，所述浮栅中的电子将被推出，从而实现器件的擦除功能。因此，所述浮栅型闪存结构能在单个所述凹槽内同时实现多个位的存储，且共用所述控制栅，在不影响器件性能的前提下，进一步缩小了器件的尺寸，提高本文档来自技高网...

【技术保护点】
一种浮栅型闪存结构，其特征在于，所述浮栅型闪存结构包括：一基底，在所述基底中设置有两个离子注入区；一沟道层，所述沟道层位于所述基底之上，所述沟道层包括至少一层外延层，每层所述外延层中均设置有两个外延离子注入区，所述外延层中的两个外延离子注入区分别位于所述基底中的两个离子注入区的正上方；一凹槽，所述凹槽贯穿所述沟道层延伸至所述基底中，且所述凹槽位于所述基底中的两个离子注入区之间；一栅极结构，所述栅极结构设置于所述凹槽中，且所述栅极结构的一端延伸至所述基底中，所述栅极结构的另一端临近所述沟道层的上表面；其中，所述栅极结构包括一控制栅、栅间介质层和至少两个浮栅，所述浮栅排列于所述控制栅的两侧，每个所述浮栅均设置于临近所述凹槽的侧壁，所述控制栅垂直贯穿所述沟道层，所述栅间介质层将所述控制栅与每个所述浮栅均予以隔离。

【技术特征摘要】
1.一种浮栅型闪存结构，其特征在于，所述浮栅型闪存结构包括：一基底，在所述基底中设置有两个离子注入区；一沟道层，所述沟道层位于所述基底之上，所述沟道层包括至少一层外延层，每层所述外延层中均设置有两个外延离子注入区，所述外延层中的两个外延离子注入区分别位于所述基底中的两个离子注入区的正上方；一凹槽，所述凹槽贯穿所述沟道层延伸至所述基底中，且所述凹槽位于所述基底中的两个离子注入区之间；一栅极结构，所述栅极结构设置于所述凹槽中，且所述栅极结构的一端延伸至所述基底中，所述栅极结构的另一端临近所述沟道层的上表面；其中，所述栅极结构包括一控制栅、栅间介质层和至少两个浮栅，所述浮栅排列于所述控制栅的两侧，每个所述浮栅均设置于临近所述凹槽的侧壁，所述控制栅垂直贯穿所述沟道层，所述栅间介质层将所述控制栅与每个所述浮栅均予以隔离。2.如权利要求1所述的浮栅型闪存结构，其特征在于，每层所述外延层对应两个所述浮栅，所述浮栅分别位于所述控制栅的两侧。3.如权利要求1所述的浮栅型闪存结构，其特征在于，所述沟道层包括第一外延层和第二外延层，所述第一外延层位于所述基底之上，所述第二外延层位于所述第一外延层之上。4.如权利要求3所述的浮栅型闪存结构，其特征在于，所述栅极结构中有4个浮栅，所述浮栅两两上下并排分布。5.如权利要求4所述的浮栅型闪存结构，其特征在于，所述浮栅型闪存结构还包括在上下相邻的所述浮栅间的绝缘层。6.如权利要求1至5中任意一项所述的浮栅型闪存结构，其特征在于，所述浮栅型闪存结构还包括覆盖所述凹槽底部的第一氧化层、一位于所述凹槽侧壁的遂穿氧化物层、以及覆盖所述栅极结构的保护层。7.如权利要求6所述的浮栅型闪存结构，其特征在于，所述基底为P型硅衬底。8.如权利要求7所述的浮栅型闪存结构，其特征在于，所述离子注入区和外延离子注入区均为N型离子注入区。9.一种浮栅型闪存结构的制作方法，其特征在于，包括：提供一基底，对所述基底进行离子注入，在所述基底上形成两个离子注入区；形成一沟道层，所述沟道层位于所述基底之上，所述沟道层包括至少一层外延层；形成一凹槽，所述凹槽贯穿所述沟道层延伸至所述基底中，且所述凹槽位于两个所述离子注入区之间；在所述凹槽中形成浮栅层，且所述浮栅层的上表面低于所述沟道层的上表面，所述浮栅层包括至少一层浮栅多晶硅层；刻蚀所述浮栅层形成至少两个浮栅；在所述至少两个浮栅之间形成栅间介质层以及控制栅，所述控制栅垂直贯穿所述沟道层，所述栅间介质层将所述控制栅与每个所述浮栅均予以隔离，以形成一栅极结构；对所述沟道层进行离子注入，在所述沟道层中形成两个外延离子注入区，所述两个外延离子注入区分别位于所述两个离子注入区的正上方，以形成所述...

【专利技术属性】
技术研发人员：罗清威，周俊，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42