一种硅通孔结构及其制作方法技术

本发明专利技术公开了一种硅通孔结构及其制作方法，所述硅通孔结构，包括基底，其特征是，所述基底设有通孔，通孔贯穿基底的正面和背面，所述通孔与基底的接触面间设有绝缘层，通孔的两端设有凸起块；所述硅通孔结构的制作方法，其特征是，包括如下步骤：1）制作第一盲孔；2）制作第一绝缘层；3）填充导电材料；4）制作第二盲孔；5）制作第二绝缘层；6）贯通两盲孔；7）形成硅通孔。这种硅通孔结构能够使芯片三维叠层封装更加简单可靠。这种方法降低了加工高深宽比或超高深宽比的硅通孔结构的难度，实现了高深宽比或超高深宽比的硅通孔结构的制作，工艺简单同时兼容了半导体的制作工艺。

【技术实现步骤摘要】

本专利技术涉及微电子封装技术,具体是一种硅通孔结构及其制作方法。
技术介绍
在过去的几十年间,半导体器件体积缩小已使集成电路的速度、性能、密度以及单位功能成本取得了不断改善。3D-硅通孔集成技术是微电子核心技术之一，3D-硅通孔互连提供了超越“摩尔”的方法，是目前最先进,最复杂的封装技术；3D-硅通孔集成技术可以获得更好的电性能、低功耗、噪声更小的封装尺寸。3D-硅通孔技术将广泛地应用于微电子领域，包括智能手机、物联网器件、传感器、存储器、太阳能电池、LED和功率器件等高端产品，尤其是智能手机等消费类电子产品。目前，在已出现的许多新的3D封装技术中，硅通孔技术是3D领域多芯片叠层化集成和电互连的关键性技术，其优势有：互连长度可以缩短到与芯片厚度相等，使逻辑模块垂直堆叠代替了水平分布，硅通孔技术显著的减小了芯片延迟和电感效应，有利于提高数字信号传输速度和微波的传输，可以实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍，同时更加节能,预期硅通孔能把芯片的功耗降低大约40%。硅通孔结构是通过深反应离子刻蚀技术在硅基底上形成盲孔，然后再制作绝缘层、溅射种子层、电镀填孔，背面减薄等半导体工艺完成硅通孔结构的制作。其形貌主要有直孔硅通孔和斜孔硅通孔两种。但是由于工艺的限制，目前一些工艺步骤只能完成深宽比小于10:1的硅通孔的加工，如CVD绝缘层、PVD种子层以及电镀填充等。如果制作深宽比大于10:1的硅通孔结构，那么从工艺上目前就难以实现了，这就需要我们重新设计硅通孔结构，以达到深宽比小于10:1的工艺限制。
技术实现思路
本专利技术的目的是针对现有技术的不足，而提供一种硅通孔结构及其制作方法。这种硅通孔结构能够使芯片三维叠层封装更加简单可靠。这种方法可以降低加工高深宽比或超高深宽比的硅通孔结构的难度，实现高深宽比或超高深宽比的硅通孔结构的制作。实现本专利技术目的的技术方案是：一种硅通孔结构，包括基底，与现有技术不同的是，所述基底设有通孔，通孔贯穿基底的正面和背面，所述通孔与基底的接触面间设有绝缘层，通孔的两端设有凸起块。所述通孔由分别从基底的正面和背面相向刻蚀的第一盲孔和第二盲孔贯通形成。所述通孔的数量为至少2个。基底材料可以是硅、有机物和玻璃等；通孔材料可以是铜、多晶硅、钨和高分子材料等；绝缘层材料一般为二氧化硅；凸起块作为芯片三维叠层封装时连接多层基底间硅通孔的桥梁，凸起块使芯片三维叠层封装连接更方便、可靠性更好，凸起块材料可以是铜、钨和高分子材料等。一种硅通孔结构的制作方法，包括如下步骤：1）制作第一盲孔：从基底的正面即上表面开始刻蚀第一盲孔；2）制作第一绝缘层：在第一盲孔和基底的接触面间制作第一绝缘层，同时在第一盲孔的开口端刻蚀与凸起块尺寸大小相同的第一凹槽；3）填充导电材料：在第一盲孔和第一凹槽中电镀填充导电材料，在第一绝缘层中填充绝缘材料；4）制作第二盲孔：基底背面减薄，并刻蚀第二盲孔，第二盲孔的深度至第一绝缘层为止；5）制作第二绝缘层：在第二盲孔和在基底的接触面间制作第二绝缘层，同时在第二盲孔的开口端刻蚀与凸起块尺寸大小相同的第二凹槽；6）贯通两盲孔：刻蚀第一盲孔底部使第一盲孔和第二盲孔贯通形成通孔；7）形成硅通孔：在第二盲孔和第二凹槽中电镀填充导电材料，同时在第二绝缘层中填充绝缘材料，完成硅通孔结构的制作。这种硅通孔结构能够使芯片三维叠层封装更加简单可靠。这种方法采用对基底进行减薄，通过双面刻蚀、双面填充硅通孔的方法，实现了超高深宽比硅通孔结构的制作，同时降低了高深宽比硅通孔结构的工作难度。与此同时，具有工艺简单，可靠性高以及兼容半导体工艺的优点。这种方法降低了加工高深宽比或超高深宽比的硅通孔结构的难度，实现了高深宽比或超高深宽比的硅通孔结构的制作，工艺简单同时兼容了半导体的制作工艺。附图说明图1为实施例中硅通孔结构的三维示意图；图2为实施例中方法的流程示意图；图3为实施例的方法中步骤1的示意图；图4为实施例的方法中步骤2的示意图；图5为实施例的方法中步骤3的示意图；图6为实施例的方法中步骤4的示意图；图7为实施例的方法中步骤5的示意图；图8为实施例的方法中步骤6的示意图；图9为实施例的方法中步骤7的示意图。图中，1.通孔 1-1.第一盲孔 1-2.第二盲孔 2.绝缘层2-1.第一绝缘层 2-2.第二绝缘层 3.凸起块 3-1.第一凹槽 3-2.第二凹槽 4.基底 5导电材料 6.绝缘材料。具体实施方式：下面结合附图和实施例对本
技术实现思路
作进一步的阐述，但不是对本专利技术的限定。实施例：参照图1，一种硅通孔结构，包括基底4，所述基底4设有通孔1，通孔1贯穿基底4的正面和背面，所述通孔1与基底4的接触面间设有绝缘层2，通孔1的两端设有凸起块3。所述通孔1由分别从基底4的正面和背面相向刻蚀的第一盲孔1-1和第二盲孔1-2贯通形成。所述通孔1的数量为至少2个。基底4材料可以是硅、有机物和玻璃等；通孔1材料可以是铜、多晶硅、钨和高分子材料等；绝缘层2材料为二氧化硅；凸起块3作为芯片三维叠层封装时连接多层基底间硅通孔的桥梁，凸起块3使芯片三维叠层封装连接更方便、可靠性更好，凸起块3材料可以是铜、钨和高分子材料等。参照图2，一种硅通孔结构的制作方法，包括如下步骤：1）制作第一盲孔1-1：从基底4的正面即上表面开始刻蚀第一盲孔1-1；如图3所示，具体地在硅基底4上通过深反应离子刻蚀法形成第一盲孔1-1，孔径20，孔深100。第一盲孔1-1也可以采用其他方法刻蚀形成，如等离子体刻蚀、离子束喷射、X射线和电子束照射等方法。2）制作第一绝缘层2-1：在第一盲孔1-1和基底4的接触面间制作第一绝缘层2-1，同时在第一盲孔1-1的开口端刻蚀与凸起块3尺寸大小相同的第一凹槽3-1；如图4所示，具体地在第一盲孔1-1外壁通过TEOS-CVD法制作一层厚度为1的绝缘材料2-1，然后在淀积的绝缘材料2-1上溅射形成Ti/Cu种子层,厚度分别为50和200，其中，绝缘材料2-1为二氧化硅。3）填充导电材料5：在第一盲孔1-1和第一凹槽3-1中电镀填充导电材料5，在第一绝缘层2-1中填充绝缘材料6；如图5所示，通过电镀铜填充导电材料5，完成正面硅通孔前程制作工艺； 4）制作第二盲孔1-2：基底4背面减薄，并刻蚀第二盲孔1-2，第二盲孔1-2的深度至第一绝缘层2-1为止；如图6所示；以基底4正面第一盲孔1-1孔中心为中心，采用深反应离子刻蚀技术刻蚀基底4背面，形成孔径为40，孔深为200的第二盲孔1-2，刻蚀深度的要求是直到暴露出正面第一盲孔1-1底部的绝缘材料2-1为止，刻蚀方法可以是离子体刻蚀、离子束喷射、X射线和电子束照射等方法。具体地使基底4厚度减薄到300，减薄过程是通过机械加工和化学反应的方法对基底4进行一系列减薄、研磨、抛光工艺，使基底4表面达到所需要的厚度、平整度以及粗糙度。5）制作第二绝缘层2-2：在第二盲孔1-2和在基底4的接触面间制作第二绝缘层2-2，同时在第二盲孔1-2的开口端刻蚀与凸起块3尺寸大小相同的第二凹槽3-2；如图7所示，对第二盲孔1-2外壁进行绝缘层2-2淀积，该绝缘层2-2的厚度为1，淀积方法可以是TEOS-CVD、SOG-CVD或其他淀本文档来自技高网...

【技术保护点】
一种硅通孔结构，包括基底，其特征是，所述基底设有通孔，通孔贯穿基底的正面和背面，所述通孔与基底的接触面间设有绝缘层，通孔的两端设有凸起块。

【技术特征摘要】
1.一种硅通孔结构，包括基底，其特征是，所述基底设有通孔，通孔贯穿基底的正面和背面，所述通孔与基底的接触面间设有绝缘层，通孔的两端设有凸起块。2.根据权利要求1所述的硅通孔结构，其特征是，所述通孔由分别从基底的正面和背面相向刻蚀的第一盲孔和第二盲孔贯通形成。3.根据权利要求1所述的硅通孔结构，其特征是，所述通孔的数量为至少2个。4.一种硅通孔结构的制作方法，其特征是，包括如下步骤：1）制作第一盲孔：从基底的正面即上表面开始刻蚀第一盲孔；2）制作第一绝缘层：在第一盲孔和基底的接触面间制作第一绝缘层，同时在第一...

【专利技术属性】
技术研发人员：李春泉，谢星华，黄红艳，尚玉玲，张明，周远畅，谢小天，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：广西;45