半导体器件制造技术

本实用新型专利技术涉及半导体器件。在一个实施例中，一种半导体器件包括：第一布线，其沿着第一方向而被设置在第一布线层中；第二布线，其沿着与所述第一方向正交的第二方向而被设置在第二布线层中，所述第二布线在第一交叉部分处与所述第一布线交叉；以及第三布线，其靠近并沿着所述第二布线而被设置在所述第二布线层中，所述第三布线在第二交叉部分处与所述第一布线交叉，其中所述第一交叉部分中的所述第二布线与所述第二交叉部分中的所述第三布线之间的距离小于除了所述第一交叉部分之外的所述第二布线与除了所述第二交叉部分之外的所述第三布线之间的距离。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

半导体器件相关申请的交叉引用本申请基于并要求2011年9月27日提交的在先的日本专利申请2011-211666的优先权,通过引用将其全部内容并入到本文中。
本文中描述的示例性实施例一般涉及半导体器件，更具体地，涉及包括多层布线的半导体器件。
技术介绍
随着制造流程中微制造的发展，近年的半导体器件由于布线之间的距离变窄以及布线层之间的膜变薄而经历了寄生电容的不可忽视的增加。因此，基准电位布线等设置有屏蔽布线，以降低来自邻近的布线的耦合噪声，由此减轻噪声的负面影响。然而，在半导体器件中，当屏蔽布线过度靠近基准布线时，基准布线具有来自在固定电位处设置的屏蔽布线的噪声的不可忽视的负面影响。当屏蔽布线过度靠近信号布线或传送高压电的高电压线时，寄生负载会增加，导致功率消耗增加。因此，对于某些常规半导体器件，使屏蔽布线与基准布线等之间的距离固定。关于这一点，在具有多层布线的常规半导体器件中，由于在例如上层的基准布线与例如下层的噪声源布线交叉的部分中的“潜通路(sneak path) ”效应，增加了耦合电容。因此，基准电位更多地受到噪声源布线的影响，并导致在某个时刻半导体器件的故障。
技术实现思路
在一个实施例中，一种半导体器件包括第一布线，其沿着第一方向而被设置在第一布线层中；第二布线，其沿着与所述第一方向正交的第二方向而被设置在第二布线层中， 所述第二布线在第一交叉部分处与所述第一布线交叉；以及第三布线，其靠近并沿着所述第二布线而被设置在所述第二布线层中，所述第三布线在第二交叉部分处与所述第一布线交叉；其中所述第一交叉部分中的所述第二布线与所述第二交叉部分中的所述第三布线之间的距离小于除了所述第一交叉部分之外的所述第二布线与除了所述第二交叉部分之外的所述第三布线之间的距离。在具有多层布线的半导体器件中，基准电位布线例如会通过在交叉部分处的耦合电容而受到信号布线的电气影响。因此，本技术示范了这样的半导体器件其中，在交叉部分中减小耦合电容，由此降低在多层布线的布线之间的耦合噪声的影响。附图说明图I是示例了根据第一实施例的半导体器件的布局图；图2是示例了根据第二实施例的半导体器件的布局图；图3是示例了根据第三实施例的半导体器件的布局图；图4是示例了根据第四实施例的半导体器件的布局图；图5是示例了根据第五实施例的半导体器件的布局图；图6是示例了根据第五实施例的半导体器件的另一布局图；图7是示例了将第一实施例和第二实施例组合的半导体器件的布局图；图8是示例了将第三实施例和第四实施例组合的半导体器件的布局图；图9是示例了根据第五实施例的修改例的半导体器件的布局图；图10是示例了根据第三实施例和第五实施例的半导体器件的布局图；以及图11是示例了将第四实施例和第五实施例组合的半导体器件的布局图。具体实施方式将参照附图描述本专利技术的实施例。(第一实施例)图I是示出根据第一实施例的半导体器件的布局图。图I主要示出了基准电位布线13(基准布线)和与耦合噪声有关的部分的实例。此外，为了简化，图I仅示出了多个布线层当中的层叠的两个布线层，在这两个布线层之间插入有绝缘层。图I中的阴影部分代表在下布线层(underlying wiring layer)中设置的布线布局。下布线层和上布线层 (upper wiring layer)被绝缘膜覆盖,并在其间插入有绝缘膜。根据第一实施例的半导体器件包括屏蔽线(shield line)12a、12b和信号布线 11，屏蔽线12a、12b和信号布线11全都被设置在下布线层中。该半导体器件还包括基准电位布线13和屏蔽线14a、14b，基准电位布线13和屏蔽线14a、14b全都被设置在上布线层中。信号布线11被设置在下布线层中，并沿第一方向延伸。屏蔽线12a、12b被设置在下布线层中，并靠近和沿着信号布线11延伸。两个屏蔽线12a、12b以夹着信号布线11而彼此相对的方式分别设置在信号布线11的两侧。基准电位布线13被设置在上布线层中，并沿与第一方向基本上正交的第二方向延伸。上布线层位于下布线层上方，在上布线层与下布线层之间设置有绝缘膜。换言之，基准电位布线13在交叉部分15c处与下层中的信号布线11三维地交叉，绝缘膜位于基准电位布线13与信号布线11之间。屏蔽线14a、14b被设置在上布线层中，并靠近和沿着基准电位布线13延伸。两个屏蔽线14a、14b以夹着基准电位布线13而彼此相对的方式分别设置在基准电位布线13的两侧。如图I所示，屏蔽线14a、14b分别交叉部分15a、15b处与下层中的信号布线11交叉， 绝缘膜位于屏蔽线14a、14b与信号布线11之间。此外，在平面视图中，相比于与信号布线 11的重叠部分，交叉部分15a、15b可被设置为更宽或更窄。信号布线11是可以为噪声源的布线，以通过在交叉部分15c处的耦合电容而向基准电位布线13提供作为耦合噪声的电气影响。信号布线11可影响在相同下布线层中设置的其他邻近的布线NW或可受到所述其他邻近的布线NW影响。屏蔽线12a、12b分别设置在信号布线11的两侧，使得信号布线11 与这样的其他邻近的布线NW电气屏蔽。屏蔽线12a、12b被电连接至诸如接地电位Vss的固定电位。基准电位布线13是用于传送被半导体器件中的各部分参考的基准电位的布线。 基准电位布线13可通过在交叉部分15c处的耦合电容而受到信号布线11的电气影响。基准电位布线13可受到在相同上布线层中设置的其他邻近的布线NW影响。屏蔽线14a、14b分别设置在基准电位布线13的两侧，以使基准电位布线13与这样的其他邻近的布线电气屏蔽。屏蔽线14a、14b被电连接至诸如接地电位Vss的固定电位。屏蔽线14a、 14b中的每一个与基准电位布线13以距离D分隔开。即使当屏蔽线14a或14b的电位受到耦合噪声的影响而波动，但固定上述距离D可防止屏蔽线14a或14b的电位的波动容易地影响基准电位布线13的电位。这样的距离D在交叉部分15a、15b近旁的区域中不固定。屏蔽线14a在屏蔽线14a和信号布线11 二者的交叉部分15a近旁具有的布线宽度W大于在其他部分中的布线宽度W( S卩，W > W)。因此，屏蔽线14a在交叉部分15c近旁以距离d与基准电位布线13分隔开，该距离d小于在其他部分中的距离D (即，d < D)。在该情况下，屏蔽线14a的具有宽的宽度w的所有部分可被包括在交叉部分15a中。屏蔽线14b在屏蔽线14b和信号布线11 二者的交叉部分15b近旁具有的布线宽度W大于在其他部分中的布线宽度 W( S卩，W > W)。因此，屏蔽线14b在交叉部分15c近旁以距离d与基准电位布线13分隔开，该距离d小于在其他部分中的距离D (即，d < D)。在该情况下，屏蔽线14b的具有宽的宽度w的所有部分可被包括在交叉部分15b中。如上所述，基准电位布线13在信号布线11和基准电位布线13 二者的交叉部分 15c中以较窄的距离与屏蔽线14a、14b中的每一个分隔开。因此，否则会从信号布线11指向基准电位布线13的电力线可指向屏蔽线14a、14b，由此可减小由潜通路效应引起的信号布线11和基准电位布线13 二者的耦合电容。根据第一实施例，在交叉部分15c中减小耦合电容，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一布线，其沿着第一方向而被设置在第一布线层中；第二布线，其沿着与所述第一方向正交的第二方向而被设置在第二布线层中，所述第二布线在第一交叉部分处与所述第一布线交叉；以及第三布线，其靠近并沿着所述第二布线而被设置在所述第二布线层中，所述第三布线在第二交叉部分处与所述第一布线交叉；其中所述第一交叉部分中的所述第二布线与所述第二交叉部分中的所述第三布线之间的距离小于除了所述第一交叉部分之外的所述第二布线与除了所述第二交叉部分之外的所述第三布线之间的距离。

【技术特征摘要】
2011.09.27 JP 211666/20111.一种半导体器件，包括第一布线，其沿着第一方向而被设置在第一布线层中；第二布线，其沿着与所述第一方向正交的第二方向而被设置在第二布线层中，所述第二布线在第一交叉部分处与所述第一布线交叉；以及第三布线，其靠近并沿着所述第二布线而被设置在所述第二布线层中，所述第三布线在第二交叉部分处与所述第一布线交叉；其中所述第一交叉部分中的所述第二布线与所述第二交叉部分中的所述第三布线之间的距离小于除了所述第一交叉部分之外的所述第二布线与除了所述第二交叉部分之外的所述第三布线之间的距离。2.根据权利要求I所述的半导体器件，其中所述第三布线的所述第一交叉部分的宽度大于所述第三布线的所述第二交叉部分的览度。3.根据权利要求2所述的半导体器件，其中所述第二布线的所述第一交叉部分的宽度小于所述第二布线的所述第二交叉部分的览度。4.根据权利要求I所述的半导体器件，其中所述第三布线的所述第二交叉部分的宽度与所述第三布线的另一部分的宽度相同。5.根据权利要求4所述的半导体器件，其中所述第三布线具有U形。6.根据权利要求5所述的半导体器件，其中电连接至所述第一布线的接触布线被设置在所述第三布线的所述U形内的空间中。7.根据权利要求5所述的半导体器件，其中所述第二布线的所述第一交叉部分的宽度小于所述第二布线的所述第二交叉部分的览度。8.根据权利要求I所述的半导体器件，还包括第四布线，其靠近并沿着所述第一布线而...

【专利技术属性】
技术研发人员：大户修，鹤户孝博，的场贤一，佐藤顺平，
申请(专利权)人：株式会社东芝，
类型：实用新型
国别省市：