一种引线框架的宝塔式IC芯片堆叠封装件制造技术

本实用新型专利技术提供了一种引线框架的宝塔式IC芯片堆叠封装件及其生产方法，封装件包括引线框架载体、内引脚和外引脚，引线框架载体上封装有塑封体，引线框架载体上、从下往上粘贴有外形尺寸依次减小的至少三层IC芯片，相邻两层IC芯片之间压焊有键合线，每层IC芯片与内引脚之间也压焊有键合线。先对晶圆减薄、划片，当相邻两芯片的尺寸差小于1.2mm时，分别上芯、烘烤和压焊；当相邻两芯片的尺寸等于或大于1.2mm时，全部上芯后一次烘烤、压焊，再经塑封、后固化和后续工序制得引线框架的宝塔式IC芯片堆叠封装件。该封装件减少了不同线环形层之间的间隙，降低了较低层的引线键合环形高度，避免不同环形层之间的线短路。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于电子信息自动化元器件制造
，涉及一种IC芯片堆叠封装件，尤其涉及一种引线框架的宝塔式IC芯片堆叠封装件。
技术介绍
随着微型化以及性能提升趋势的不断发展，设计人员不断寻求在尽可能小的空间内获得尽可能高的电气功能和性能。在这一过程中存在的两个关键限制因素通常是集成度和I/o引脚限制。芯片空间和连接限制可从两个不同的层次来解决第一种方法是通过片芯(或称裸片)层次的工艺尺度缩小来实现更高的集成度；第二种方法是通过堆叠多个芯片，即堆叠式封装或堆叠式电路板来实现更高的集成度。在现有芯片制造技术的基础上，芯片堆叠方式是利用现有技术获得下一代存储器密度的首选方法，并且可以实现不同类型(如数字、模拟、逻辑等)芯片间堆叠封装，实现系统性功能。··随着芯片、晶圆和封装水平的提高，在叠层封装中，低外形丝焊技术(或宝塔式丝焊技术)高度限制及叠层技术构形增加的复杂性对在叠层芯片应用中的丝焊技术提出了一些特殊的挑战。当芯片厚度减小时，不同线环形层之间的间隙相应减少。需要降低较低层的引线键合环形高度，以避免不同的环形层之间的线短路。环形顶层也需要保持低位，以便消除在模塑化合物外部暴露出焊线的现象本文档来自技高网...

【技术保护点】
一种引线框架的宝塔式IC芯片堆叠封装件，包括引线框架载体（1）内引脚（7）和外引脚（15），引线框架载体（1）上封装有塑封体（14），其特征在于，引线框架载体（1）上、从下往上粘贴有外形尺寸依次减小的至少三层IC芯片，相邻两层IC芯片之间压焊有键合线，每层IC芯片与内引脚（7）之间也压焊有键合线。

【技术特征摘要】
1.一种引线框架的宝塔式IC芯片堆叠封装件，包括引线框架载体(I)内引脚(7)和外引脚(15)，引线框架载体(I)上封装有塑封体(14)，其特征在于，引线框架载体(I)上、从下往上粘贴有外形尺寸依次减小的至少三层IC芯片，相邻两层IC芯片之间压焊有键合线，每层IC芯片与内引脚(7)之间也压焊有键合线。2.如权利要求...

【专利技术属性】
技术研发人员：李习周，慕蔚，朱文辉，张易勒，郭小伟，
申请(专利权)人：天水华天科技股份有限公司，华天科技西安有限公司，
类型：实用新型
国别省市：