半导体集成电路制造技术
【技术实现步骤摘要】
本专利技术涉及具备静电保护电路的半导体集成电路，特别涉及有效地减轻存在于构成静电保护电路的保护元件和形成于保护元件的周边的保护环区域之间的PN结部的脆弱的部分(薄弱点)被破坏的危险性的技术。
技术介绍
以往，为了保护半导体集成电路以避免受到静电放电(ESD =ElectrostaticDischarge)所致的破坏，半导体集成电路具备静电保护电路(ESD保护电路)。另一方面，在半导体集成电路中，内部电路的电源电压根据用于高速化的晶体管的微细化而被低电压化，与此相对，对半导体集成电路外部和用于输入输出比较高的电压 电平的输入输出信号的输入输出电路(I/o电路)供给比较高的电源电压。另外，相对于对由微细化晶体管构成的数字逻辑电路的内部电路供给比较低的电源电压，对模拟/数字变换器、数字/模拟变换器等模拟电路供给比较高的电源电压。在下述专利文献I中，记载了作为ESD保护电路使用了基于二极管的保护电路和基于MOS的保护电路。基于二极管的保护电路包括电阻、第I 二极管以及第2 二极管，电阻连接于输入焊盘与CMOS输入级的输入端子之间，第I 二极管的阳极和阴极分别连接到接地电位Vss...
【技术保护点】
一种半导体集成电路，具备静电保护电路，其特征在于，所述半导体集成电路为了形成所述静电保护电路的保护元件，具备第1导电类型的半导体区域、作为与所述第1导电类型相反的导电类型的第2导电类型的第1杂质区域、由所述第1导电类型的第2杂质区域形成的保护环，所述第1杂质区域作为至少具有长边和短边的长方形的平面构造而形成于所述半导体区域的内部，由所述第2杂质区域形成的所述保护环以包围所述第1杂质区域的周边的方式，以环型平面形状形成于所述半导体区域的内部，在所述第1杂质区域的所述长方形的平面构造的所述短边，形成破坏的危险性比其他部分高的薄弱点，在与所述长方形的平面构造的所述长边对置的所述保...
【技术特征摘要】
2011.07.25 JP 2011-161732;2012.04.20 JP 2012-09641.一种半导体集成电路，具备静电保护电路，其特征在于， 所述半导体集成电路为了形成所述静电保护电路的保护元件，具备第I导电类型的半导体区域、作为与所述第I导电类型相反的导电类型的第2导电类型的第I杂质区域、由所述第I导电类型的第2杂质区域形成的保护环， 所述第I杂质区域作为至少具有长边和短边的长方形的平面构造而形成于所述半导体区域的内部， 由所述第2杂质区域形成的所述保护环以包围所述第I杂质区域的周边的方式，以环型平面形状形成于所述半导体区域的内部， 在所述第I杂质区域的所述长方形的平面构造的所述短边，形成破坏的危险性比其他部分闻的薄弱点， 在与所述长方形的平面构造的所述长边对置的所述保护环的第I部分，形成沿着所述长边的方向排列的多个电气的触点， 在与形成于所述长方形的平面构造的所述短边的所述薄弱点对置的所述保护环的第2部分，省略了多个电气的触点的形成。2.根据权利要求I所述的半导体集成电路，其特征在于， 所述第2导电类型的所述第I杂质区域包括在所述短边的方向上重复形成的多个第I杂质区域， 在所述多个第I杂质区域之间，沿着所述长边的方向形成了 MOS晶体管的栅电极， 所述多个第I杂质区域的一方和另一方分别作为所述MOS晶体管的源极和漏极发挥功倉泛， 作为所述MOS晶体管的基板发挥功能的所述第I导电类型的所述半导体区域经由所述保护环而与作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方电连接， 在作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方的所述长方形的平面构造的所述短边，形成所述薄弱点， 在所述保护环的内部，形成作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方、以及作为所述MOS晶体管的所述栅电极和所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方， 在与作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方的所述长方形的平面构造的所述长边对置的所述保护环的所述第I部分，形成沿着所述长边的方向排列的所述多个电气的触点， 在与形成于作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方的所述长方形的平面构造的所述短边的所述薄弱点对置的所述保护环的所述第2部分，省略了多个电气的触点的形成。3.根据权利要求2所述的半导体集成电路，其特征在于， 作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方包括多个源极杂质区域，作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方包括多个漏极杂质区域，所述MOS晶体管的所述栅电极包括多个栅电极， 在所述保护环的所述内部，形成了所述多个源极杂质区域、所述多个栅电极以及所述多个漏极杂质区域。4.根据权利要求3所述的半导体集成电路，其特征在于， 在作为所述MOS晶体管的所述多个漏极杂质区域的所述多个第I杂质区域的多个所述长方形的平面构造的多个短边，形成多个薄弱点， 在与形成于所述多个所述长方形的平面构造的所述多个短边的所述多个薄弱点对置的所述保护环的多个第2部分，省略了多个电气的触点的形成。5.根据权利要求2所述的半导体集成电路，其特征在于， 在与作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方的所述长方形的平面构造的所述短边对置的所述保护环的第3部分，也省略了多个电气的触点的形成。6.根据权利要求5所述的半导体集成电路，其特征在于， 在由所述第2杂质区域形成的所述保护环的周边，形成了由所述第2导电类型的第3杂质区域形成的另一个保护环， 在所述第I导电类型的所述半导体区域的周边且所述另一个保护环的正下方，形成了所述第2导电类型的另一个半导体区域， 能够经由所述另一个保护环对所述第2导电类型的所述另一个半导体区域供给规定的电压。7.根据权利要求2所述的半导体集成电路，其特征在于， 在作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方的所述长方形的所述平面构造的表面、以及作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方的所述长方形的所述平面构造的表面，分别形成作为高融点金属与硅的合金的硅化物， 在形成于作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方的所述长方形的平面构造的所述短边的所述薄弱点处，实质上未形成所述硅化物的硅化物块或者将所述硅化物的硅化物块的宽度设定为小于其他部分。8.根据权利要求I所述的半导体集成电路，其特征在于， 所述第2导电类型的所述第I杂质区域作为成为所述保护元件的二极管的阴极和阳极的一方发挥功能，另一方面，所述第I导电类型的所述半导体区域和由所述第I导电类型的所述第2杂质区域形成的保护环作为成为所述保护元件的所述二极管的所述阴极和所述阳极的另一方发挥功能， 在作为成为所述保护元件的所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述第2导电类型的所述第I杂质区域的所述长方形的平面构造的所述短边，形成所述薄弱点， 在与形成于作为成为所述保护元件的所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述第2导电类型的所述第I杂质区域的所述长方形的平面构造的所述短边的所述薄弱点对置的所述保护环的第2部分，省略了多个电气的触点的形成。9.根据权利要求8所述的半导体集成电路，其特征在于， 作为成为所述保护元件的所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述第2导电类型的所述第I杂质区域包括多个第I杂质区域，在作为成为所述保护元件的所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述多个第I杂质区域的所述长方形的平面构造的所述短边，形成所述薄弱点， 在所述保护环的内部，形成作为成为所述保护元件的所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述多个第I杂质区域， 在与形成于作为所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述多个第I杂质区域的所述长方形的平面构造的所述短边的所述薄弱点对置的所述保护环的所述第2部分，省略了多个电气的触点的形成。10.根据权利要求8所述的半导体集成电路，其特征在于， 在作为所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述第2导电类型的所述第I杂质区域的表面，形成作为高融点金属与硅的合金的硅化物， 在形成于作为所述二极管的所述阴极和所述阳极的所述一方发挥功能的所述第I杂质区域的所述长方形的平面构造的所述短边的所述薄弱点处，实质上未形成所述硅化物的硅化物块或者将所述硅化物的硅化物块的宽度设定为小于其他部分。11.根据权利要求I所述的半导体集成电路，其特征在于， 所述第2导电类型的所述第I杂质区域包括在所述短边的方向上重复形成的多个第I杂质区域， 在所述多个第I杂质区域之间，沿着所述长边的方向形成MOS晶体管的栅电极， 所述多个第I杂质区域的一方和另一方分别作为所述MOS晶体管的源极和漏极发挥功倉泛， 由所述第2杂质区域形成的所述保护环以及作为所述MOS晶体管的基板发挥功能的所述第I导电类型的所述半导体区域、作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方、以及作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方能够通过分别不同的驱动电压进行驱动， 在作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方的所述长方形的平面构造的所述短边、以及作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方的所述长方形的平面构造的所述短边，形成所述薄弱点，在所述保护环的内部，形成作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方、所述MOS晶体管的所述栅电极以及作为所述MOS晶体管的所述漏极发挥功能的所述多个第I杂质区域的所述另一方， 在与作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方的所述长方形的平面构造的所述长边对置的所述保护环的所述第I部分，形成沿着所述长边的方向排列的所述多个电气的触点， 在与形成于作为所述MOS晶体管的所述源极发挥功能的所述多个第I杂质区域的所述一方的所述长方形的平面构造的所述短边的所述薄弱点对置...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。