防闩锁效应的保护环结构和验证方法技术

本发明专利技术公开了一种防闩锁效应的保护环结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。本发明专利技术保护环结构具有良好的闩锁抑制能力，能够缩减器件面积，并降低成本。本发明专利技术还提供一种防闩锁效应的保护环结构的验证方法，能够良好的验证保护环结构的抑制闩锁效应的能力，并能得到发生闩锁效应的位置分布，方便保护环结构的不断改善。

【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别是涉及一种防闩锁效应的保护环结构。本专利技术还涉及一种防闩锁效应的保护环结构的验证方法。
技术介绍
闩锁效应(Latch-up Effect)是一种由脉冲电流或电压波动使互补性MOS场效应管(CMOS)的寄生晶闸管(SCR)开启导致雪崩电流放大效应的一种自毁性现象。通过在Vdd和Nss输电线间建立低阻通道，可以使高电流在寄生电路之间流通，从而导致电路停止正常工作甚至自毁。在现有技术中，可以利用倒掺杂井(Retrograde Well),沟槽隔离(Trench·Isolation),在重惨衬底上增加外延层(Epitaxial layer on heavily doped substrate)等工艺手段以期降低Well区阻值，从而达到抑制寄生效应的作用。而对于工艺窗口较小的器件，采用设计优化的方法同样能够达到抑制闩锁的作用。比如保护环结构(Guard-Ring Structure)就是一种用来防止器件发生闩锁效应的一种设计结构。通过在N阱(N-well)中加入N+环即N+保护环，或在P阱(P_well)中加入P+环即P+保护环可以达到抑制闩锁电流的作用本文档来自技高网...

【技术保护点】
一种防闩锁效应的保护环结构，在硅衬底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，其特征在于：保护环结构为一种非对称型结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。

【技术特征摘要】
1.一种防闩锁效应的保护环结构，在硅衬底上形成有P阱和N阱，在所述P阱中形成有NMOS，在所述N阱中形成有PMOS，其特征在于保护环结构为一种非对称型结构，在所述P阱的形成有P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环。2.如权利要求I所述的防闩锁效应的保护环结构，其特征在于所述P+保护环为围绕于一个所述NMOS的周围的单重结构。3.如权利要求I所述的防闩锁效应的保护环结构，其特征在于所述P+保护环为由多个相互连接的小环组成多重结构，每一个所述小环围绕于一个所述NMOS的周围。4.一种防闩锁效应的保护环结构的验证方法，其特征在于，包括如下步骤 步骤一、准备具有不同特征宽度的防闩锁效应的保护环结构；所述保护环结构为一种非对称型结构，各不同特征宽度的防闩锁效应的保护环结构的形成方法为在硅衬底上形成P阱和N阱，在所述P阱中形成NMOS，在所述N阱中形成PMOS，在所述P阱的形成P+保护环，所述P+保护环环绕在所述NMOS周围；在所述N阱中不形成保护环；所述特征宽度为所述PMOS的P+源漏区和所述NMOS的N+源漏区之间的最小宽度； 步骤二、在不同的温度下对各不同特征宽度的所述保护环结构进行电性测试，得到各不同特征宽度的所述保护环结构在不同温度下是否存在闩锁效应、以及存在闩锁效应时对应的开启电压； 步骤三、对具有闩锁效应的所述保护环结构进行定位分析，方法为将所述保护环结构驱动到对应的不同宽度和不同温度下的开启电压从而使所述保护环结构驱动进入到发生闩锁效应的状态；采用晶背光发射显微成像系统对所述硅衬底进行观察，通过观察到的光斑的位置、大小和亮度得到发生闩锁效应的位置分布特征和所述防闩锁效应的保护环结构的对闩锁电流的吸收能力； 步骤四、根据测试结果...

【专利技术属性】
技术研发人员：廖炳隆，余超，吴健，徐雁，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：