具有静电放电保护模块的半导体器件及其制造方法技术

提出了一种集成有静电放电保护模块和半导体晶体管的半导体器件及其制造方法。根据本发明专利技术的实施例，所述静电放电保护模块呈饼状，包括第一导电类型的中心掺杂区和围绕该中心掺杂区交替排布的多个第二导电类型掺杂区和第一导电类型掺杂区，所述中心掺杂区布满所述半导体晶体管的整个栅极金属焊盘部分的下方并与之耦接，所述半导体晶体管的源极金属耦接所述静电放电保护模块中最外围的第一导电类型掺杂区。该静电放电保护模块不仅可以保护所述半导体晶体管的栅氧化层不受静电放电的损害，而且具有较小的串联电阻及改善的电流均衡性。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体器件，尤其涉及具有静电保护模块的半导体器件及其制造方法。
技术介绍
金属氧化物半导体场效应晶体管(MOSFET)、结型场效应晶体管(JFET)以及双扩散金属氧化物半导体场效应晶体管(DMOS)等半导体器件在电子产业中已得到了广泛的应用。举几个简单的例子，这些半导体器件可以被用于功率放大器以及低噪声放大器中，也可以作为功率开关管用于功率转换电路中。为了提高这些半导体器件的工作稳定性及安全性，通常需要为其提供静电放电(ESD)保护模块。以DMOS用作功率开关管时为例，在DMOS关断的瞬态变化过程中，由于静电放电 (ESD)产生的施加于DMOS的栅极和源极之间的电压可能瞬间高达10000多伏特，而导致DMOS的栅氧化层损坏。这将导致应用了该DMOS的电子产品不能正常工作。通常，为了防止ESD对DMOS等半导体器件的栅氧化层的损害，可以在DMOS等半导体器件的栅极和源极之间耦接静电放电(ESD)保护模块，以在静电放电(ESD)产生的电压高于一定值(例如，该值可以设定为低于DMOS的栅氧化层的击穿电压值)时使该ESD保护模块导通，从而为ESD的能量释放提供通路。该本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，具有第一导电类型，包括有效单元区域和边缘区域；半导体晶体管，形成于所述半导体衬底的有效单元区域中，其中所述半导体晶体管包括漏区、栅区和源区；耦接所述栅区的栅极金属和耦接所述源区的源极金属；和静电放电保护模块，形成于所述半导体衬底的边缘区域上方，包括静电放电保护层和第一隔离层，其中所述第一隔离层位于所述半导体衬底和所述静电放电保护层之间，将所述静电放电保护层与所述半导体衬底隔离；其中，所述源极金属位于所述有效单元区域上方，所述栅极金属位于所述边缘区域上方，所述源极金属和所述栅极金属之间具有隔离间隙，其中所述栅极金属具有栅极金属焊盘部分和栅极金属走线部分；所述静电...

【技术特征摘要】

【专利技术属性】
技术研发人员：马荣耀，李铁生，王怀锋，李恒，银发友，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：