半导体元件及其制造方法技术

一种半导体元件及其制造方法。半导体元件的制造方法包括下列步骤。于衬底中形成多个沟道，其中各沟道具有第一侧壁及与第一侧壁相对的第二侧壁。于沟道中分别形成多个导体结构，各导体结构具有掺杂区，各掺杂区形成于各沟道的第一侧壁中。于衬底上顺应性地形成衬层以覆盖导体结构。进行掺质植入步骤，以使衬层形成改质部分及未改质部分。移除衬层的一部分以暴露出靠近沟道的第二侧壁处的部分导体结构。以剩余的衬层作为掩膜移除部分导体结构以形成多个开口。于开口中填入多个隔离结构。

【技术实现步骤摘要】
本专利技术是有关于一种半导体元件及其制造方法，且特别是有关于一种能够降低耦合效应(coupling effect)的半导体元件及其制造方法。
技术介绍
为提高动态随机存取存储器(DRAM)的积集度以加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，近来动态随机存取存储器(DRAM)中的晶体管通道区长度的设计有持续缩短的趋势。但如此一来晶体管会产生严重的短通道效应(shortchannel effect)以及导通电流(on current)下降等问题。 已知的一种解决方法是将水平方向的晶体管改为垂直方向的晶体管的结构。此种结构是将垂直式晶体管制作于沟道中，并形成埋入式位线(buried BL)与埋入式字符线(buried WL)。一种埋入式位线的设置方式是形成金属埋入式位线。然而，随着元件尺寸持续缩小的趋势，在操作此动态随机存取存储器时，相邻两个埋入式位线之间容易产生严重的耦合效应，而影响元件效能及可靠度。
技术实现思路
有鉴于此，本专利技术提供一种半导体元件及其制造方法，而可有助于降低相邻两个埋入式位线之间的耦合效应。本专利技术提出一种半导体元件的制造方法，其包括下列步骤。于衬底中形本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，包括：于一衬底中形成多个沟道，其中各所述沟道具有一第一侧壁及与该第一侧壁相对的一第二侧壁；于所述沟道中分别形成多个导体结构，各所述导体结构具有一掺杂区，各所述掺杂区形成于各所述沟道的该第一侧壁中；于该衬底上顺应性地形成一衬层，以覆盖所述导体结构；进行一掺质植入步骤，以使该衬层形成一改质部分以及一未改质部分；移除该衬层的一部分，以暴露出靠近所述沟道的所述第二侧壁处的部分所述导体结构；以剩余的该衬层作为掩膜，移除部分所述导体结构，以形成多个开口；以及于所述开口中填入多个隔离结构。

【技术特征摘要】
1.一种半导体元件的制造方法，包括 于一衬底中形成多个沟道，其中各所述沟道具有一第一侧壁及与该第一侧壁相对的一第二侧壁； 于所述沟道中分别形成多个导体结构，各所述导体结构具有一掺杂区，各所述掺杂区形成于各所述沟道的该第一侧壁中； 于该衬底上顺应性地形成一衬层，以覆盖所述导体结构； 进行一掺质植入步骤，以使该衬层形成一改质部分以及一未改质部分； 移除该衬层的一部分，以暴露出靠近所述沟道的所述第二侧壁处的部分所述导体结构； 以剩余的该衬层作为掩膜，移除部分所述导体结构，以形成多个开口 ；以及 于所述开口中填入多个隔离结构。2.如权利要求I所述的半导体元件的制造方法，其中该掺质植入步骤所植入的掺质为氙，且被移除的部分该衬层为该改质部分。3.如权利要求2所述的半导体元件的制造方法，其中该衬层的材料为氮化硅。4.如权利要求I所述的半导体元件的制造方法，其中该掺质植入步骤所植入的掺质为二氟化硼，且被移除的部分该衬层为该未改质部分。5.如权利要求4所述的半导体元件的制造方法，其中该衬层的材料为多晶硅。6...

【专利技术属性】
技术研发人员：龙镜丞，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：