一种提高Cu CMP效率的方法技术

本发明专利技术涉及半导体制造领域，尤其涉及一种提高CuCMP效率的方法。本发明专利技术提出一种提高CuCMP效率的方法，通过电镀金属铜后对形成的铜膜进行电解处理，能可控的去除部分铜膜，以满足CuCMP工艺需求，从而简化了CuCMP研磨工艺步骤，减少CuCMP工艺时间，节省了研磨成本，提高产出率，不仅能保证CuCMP的工艺效果，还与传统CuCMP工艺兼容。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及。
技术介绍
随着半导体技术的迅速发展，双大马士革结构的铜线互联技术已经成为集成电路互联线形成的主要方式。在铜线互联工艺中，于光刻、蚀刻以形成连线凹槽后，经铜电镀(Electro-plating,简称ECP)以及退火(anneal)后直接进入铜化学机械研磨(ChemicalMechanical Polishing,简称CMP)工艺,并最终定义出铜线。图1-5是本专利技术
技术介绍
中传统铜互联线工艺流程示意图；如图1-5所示，在层间介质层11的上表面从下至上顺序依次覆盖有刻蚀阻挡层(etch stop) 12、低介电常数介质层13和金属硬掩膜14，通孔15贯穿低介电常数介质层13和金属硬掩膜14至刻蚀阻挡层12的上表面；首先，填充并电镀铜16充满通孔15并覆盖金属硬掩膜14的上表面，由于图形形状有一定的高低变化，使得电镀铜16的上表面不平整；其次，采用快速研磨工艺(CMP)去除铜16表面大部分铜膜以初步达到平坦，并继续采用低速的研磨工艺去除剩余铜161至金属硬掩膜14的上表面；然后，去除金属硬掩膜14，并对再次研磨剩余铜162进行平坦化处理，最后形成铜互连线163。由于电镀的铜需要退火才能满足生产工艺需要的相关参数，而退火需要一定的铜线厚度才能达到预期的效果，所以电镀的铜膜的厚度远大于Cu CMP研磨实际需要电镀的铜膜厚度。这就增加了 Cu CMP的研磨负载，提高的研磨整体成本，降低了生产效率(Throughput)。
技术实现思路
本专利技术公开了，其中，包括以下步骤 步骤Si:在具有互联线通孔的大马士革结构上，电镀金属铜膜充满所述通孔并覆盖所述半导体结构的上表面，且所述铜膜的上表面不平整； 步骤S2 :根据工艺需求电解去除部分所述铜膜，对所述铜膜进行平坦化处理后，电解剩余铜膜厚度符合后续CMP低速精细研磨工艺需求，并继续CMP平坦化工艺形成铜互联线。上述的提高Cu CMP效率的方法，其中，所述大马士革结构还包括半导体基体、层间介质层、刻蚀阻挡层、低介电常数介质层和金属硬掩膜，所述半导体基体上从下至上顺便依次覆盖有所述层间介质层、刻蚀阻挡层、低介电常数介质层和金属硬掩膜。上述的提高Cu CMP效率的方法，其中，所述互联线通孔贯穿所述金属硬掩膜和所述低介电常数介质层至所述刻蚀阻挡层的上表面。上述的提高Cu CMP效率的方法，其中，所述铜膜覆盖所述金属硬掩膜的上表面。上述的提高Cu CMP效率的方法，其中，所述步骤S2中根据工艺需求电解去除部分所述铜膜后，采用CMP低速研磨工艺去除部分所述铜膜至所述金属硬掩膜的上表面。上述的提高Cu CMP效率的方法，其中，采用CMP低速研磨工艺去除部分所述铜膜至所述金属硬掩膜的上表面后，去除所述硬掩膜，并继续采用CMP平坦化工艺对研磨剩余铜膜进行平坦化处理，以形成铜互联线。综上所述，由于采用了上述技术方案，本专利技术提出，通过电镀金属铜后对形成的铜膜进行电解处理，能可控的去除部分铜膜，以满足Cu CMP工艺需求，从而简化了 Cu CMP研磨工艺步骤，减少Cu CMP工艺时间，节省了研磨成本，提高产出率，不仅能保证Cu CMP的工艺效果，还与传统Cu CMP工艺兼容。附图说明图1-5是本专利技术
技术介绍
中传统铜互联线工艺流程示意 图6-13是本专利技术提高Cu CMP效率的方法的流程结构示意图。具体实施例方式 下面结合附图对本专利技术的具体实施方式作进一步的说明 图6-13是本专利技术提高Cu CMP效率的方法的流程结构示意 如图6-13所示，首先，在半导体基体2的上表面从下至上顺序依次沉积层间介质层21、刻蚀阻挡层22、低介电常数介质层23和金属硬掩膜24。其次，旋涂光刻胶覆盖金属硬掩膜24的上表面，曝光、显影后，去除多余的光刻胶，形成光阻，并以该光阻为掩膜依次刻蚀金属硬掩膜24和低介电常数层23至刻蚀阻挡层22的上表面，去除光阻后，形成互联线通孔25。之后，电镀金属铜膜26充满互联线通孔25并覆盖剩余金属硬掩膜241的上表面；由于图像具有高低结构，使得形成的铜膜26的上表面凹凸不平。然后，在电解槽中根据后续的CMP低速精细研磨工艺需求，采用铜的精确可控性电解装置进行电解工艺3电解去除部分铜膜26，以对铜膜26的上表面进行初步的平坦化处理，并去除掉多余的部分铜膜；由于采用电解工艺3对具有凹凸不平上表面的铜膜26进行初步的平坦化处理，能可控的去除部分铜膜，不仅简化了 Cu CMP研磨工艺步骤，还有效的减少了 Cu CMP工艺时间，进而提高产出率。最后，再采用CMP低速精细研磨工艺研磨去除部分电解剩余铜膜261至剩余金属硬掩膜241的上表面，去除剩余金属硬掩膜241后，继续采用CMP平坦化工艺对研磨剩余铜膜262进行平坦化处理至剩余低介电常数介质层231的上表面，形成符合工艺需求的铜互联线263。综上所述，由于采用了上述技术方案，本专利技术实施例提出，通过在电镀金属铜后对形成的具有凸凹不平上表面的铜膜进行电解处理，能可控的去除部分铜膜，进而满足Cu CMP工艺需求，不仅简化了 Cu CMP研磨工艺步骤，还减少CuCMP工艺时间，提高产出率，保证Cu CMP的工艺效果，并与传统Cu CMP工艺兼容。通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本专利技术精神，还可作其他的转换。尽管上述专利技术提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本专利技术的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本专利技术的意图和范围内。权利要求1.，其特征在于，包括以下步骤 步骤Si:在具有互联线通孔的大马士革结构上，电镀金属铜膜充满所述通孔并覆盖所述半导体结构的上表面，且所述铜膜的上表面不平整； 步骤S2 :根据工艺需求电解去除部分所述铜膜，对所述铜膜进行平坦化处理后，电解剩余铜膜厚度符合后续CMP低速精细研磨工艺需求，并继续CMP平坦化工艺形成铜互联线。2.根据权利要求I所述的提高CuCMP效率的方法，其特征在于，所述大马士革结构还包括半导体基体、层间介质层、刻蚀阻挡层、低介电常数介质层和金属硬掩膜，所述半导体基体上从下至上顺便依次覆盖有所述层间介质层、刻蚀阻挡层、低介电常数介质层和金属硬掩膜。3.根据权利要求2所述的提高CuCMP效率的方法，其特征在于，所述互联线通孔贯穿所述金属硬掩膜和所述低介电常数介质层至所述刻蚀阻挡层的上表面。4.根据权利要求2所述的提高CuCMP效率的方法，其特征在于，所述铜膜覆盖所述金属硬掩膜的上表面。5.根据权利要求I所述的提高CuCMP效率的方法，其特征在于，所述步骤S2中根据工艺需求电解去除部分所述铜膜后，采用CMP低速研磨工艺去除部分所述铜膜至所述金属硬掩膜的上表面。6.根据权利要求5所述的提高CuCMP效率的方法，其特征在于，采用CMP低速研磨工艺去除部分所述铜膜至所述金属硬掩膜的上表面后，去除所述硬掩膜，并继续采用CMP平坦化工艺对研磨剩余铜膜进行平坦化处理，以形成铜互联线。全文摘要本专利技术涉及半导体制造领域，尤其涉及一种提高CuCMP效率的方法。本专利技术提出一种提高CuC本文档来自技高网...

【技术保护点】
一种提高Cu？CMP效率的方法，其特征在于，包括以下步骤：步骤S1：在具有互联线通孔的大马士革结构上，电镀金属铜膜充满所述通孔并覆盖所述半导体结构的上表面，且所述铜膜的上表面不平整；步骤S2：根据工艺需求电解去除部分所述铜膜，对所述铜膜进行平坦化处理后，电解剩余铜膜厚度符合后续CMP低速精细研磨工艺需求，并继续CMP平坦化工艺形成铜互联线。

【技术特征摘要】

【专利技术属性】
技术研发人员：白英英，张守龙，张冬芳，徐友峰，陈玉文，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：