半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成镍铂合金层，所述镍铂合金层靠近半导体衬底一侧的铂的原子百分比大于所述镍铂合金层的另一侧的铂的原子百分比；形成位于所述镍铂合金层表面的保护层；进行第一次退火处理，使得镍铂合金层中的镍原子和铂原子向所述半导体衬底内扩散，形成位于所述半导体衬底内的第一金属硅化物层；去除所述镍铂合金层和保护层，暴露出所述第一金属硅化物层；进行第二次退火处理，使得所述第一金属硅化物层中的镍原子和铂原子继续向所述半导体衬底内扩散，形成第二金属硅化物层。本发明专利技术实施例形成的半导体器件的接触电阻小。

【技术实现步骤摘要】

本专利技术涉及半导体领域，具体涉及一种。
技术介绍
由于半导体器件的高度集成化，半导体器件的尺寸变得更小，单元晶体管(celltransistor)中导电插塞与源/漏区或栅极相连的接触区的面积也被缩小，这种缩小的面积导致接触电阻的增加及驱动电流的减小，由此进一步造成半导体器件的退化。例如，刷新(refresh)特性及写恢复特性等的退化。因此，为了减小接触电阻和提高驱动电流，现有技术在与待形成导电插塞的位置相对应的半导体衬底表面形成外延硅层或金属硅化物层，以减小所述接触区的接触电阻。 公开号为“US20070138570”的美国专利中公开了一种，包括请参考图1，在半导体衬底100表面形成一层金属层101 ；请参考图2，对所述半导体衬底100进行退火处理，使得所述金属层101中的原子扩散至半导体衬底100内，形成金属硅化物层103 ；请参考图3，去除金属层101暴露出金属硅化物层103表面。现有技术的的接触电阻仍然不够理想，影响半导体器件的驱动电流。
技术实现思路
本专利技术的实施例解决的问题是提供一种降低接触电阻的。为解决上述问题，本专利技术的实施例提供一种，包括提供半导体衬底，在所述半导体衬底表面形成镍钼合金层，所述镍钼合金层靠近半导体衬底一侧的钼的原子百分比大于所述镍钼合金层的另一侧的钼的原子百分比；形成位于所述镍钼合金层表面的保护层；对所述镍钼合金层进行第一次退火处理，使得镍钼合金层中的镍原子和钼原子向所述半导体衬底内扩散，形成位于所述半导体衬底内的第一金属硅化物层；去除所镍钼合金层和保护层，暴露出所述第一金属硅化物层；对所述第一金属硅化物层进行第二次退火处理，使得所述第一金属硅化物层中的镍原子和钼原子继续向所述半导体衬底内扩散，形成第二金属硅化物层。可选地，所述镍钼合金层可以为单层或多层堆栈的结构。可选地，所述镍钼合金层包括位于所述半导体衬底表面的第一镍钼合金层，及位于所述第一镍钼合金层表面的第二镍钼合金层，所述第一镍钼合金层中钼的原子百分比大于所述第二镍钼合金层中钼的原子百分比。可选地，所述第一镍钼合金层中钼的原子百分比为5 15% ;所述第二镍钼合金层中钼的原子百分比为O 5%。可选地，所述第一镍钼合金层的厚度为20 50 A,所述第二镍钼合金层的厚度为50 150 A 可选地，所述第一镍钼合金层和第二镍钼合金层的形成工艺为物理化学气相沉积。可选地，所述第一次退火处理的温度为200 350°C，退火时间为20 90s。可选地,所述第一金属娃化物层的材料为NixPt(2_x)Si,其中X大于I. 6。可选地，所述第二次退火处理的温度为400 650°C，退火时间为10 60s。可选地，所述第二金属硅化物层的材料为NizPt(1_z)Si，其中Z大于O. 8。可选地，所述保护层的材料为TiN。 与现有技术相比，本专利技术的实施例具有以下优点本专利技术的实施例中，在半导体衬底表面形成了镍钼合金层，所述镍钼合金层靠近半导体衬底一侧的钼的原子百分比大于所述镍钼合金层的另一侧的钼的原子百分比，有助于形成电阻较小的第二金属硅化物层，有效降低了半导体器件的接触电阻。本专利技术的实施例中，所述镍钼合金层包括形成在所述半导体衬底表面的第一镍钼合金层和形成在所述第一镍钼合金层表面的第二镍钼合金层，所述第一镍钼合金层中的钼的原子百分比大于第二镍钼合金层中的钼的原子百分比。所述镍钼合金层中钼的原子百分比比较容易控制，所述镍钼合金层的形成工艺简单。并且后续形成的第二金属硅化物层的电阻小，降低了半导体器件的接触电阻。附图说明图I 图3是现有技术的半导体器件的形成过程的剖面结构示意图；图4是本专利技术的实施例的的流程示意图；图5 图8是本专利技术的实施例的半导体器件的形成过程的剖面结构示意图。具体实施例方式正如
技术介绍
所述，现有技术中半导体器件的接触电阻较大，从而导致驱动电流较小。本专利技术实施例的专利技术人经过研究后发现，现有技术在半导体衬底表面的接触区形成金属硅化物时，仅在所述半导体衬底表面形成一层金属层，然后采用退火处理，使得形成的金属硅化物层中镍原子在接触区的界面处富集，增大了接触区的接触电阻。本专利技术实施例的专利技术人经过进一步研究后发现，当金属硅化物层为镍-钼-硅(Ni-Pt-Si)时，所述金属硅化物层的电阻较小。当所述金属硅化物层中镍与钼的总原子百分比与硅的原子百分比的比值达到I : 1，且所述金属硅化物层中镍的原子百分比与钼的原子百分比的比值大于5 I时，所述金属硅化物的电阻小，后续形成的半导体器件的接触电阻小。然而，实际过程中由于镍在半导体衬底中的扩散速率比钼在半导体衬底中的扩散速率快，若只在半导体衬底表面形成一层镍钼合金层，那么后续接触区界面处形成的金属硅化物层中镍与钼的原子百分比的比值小于5 1，金属硅化物层的电阻仍然偏大，半导体器件的接触电阻大。本专利技术实施例的专利技术人在半导体衬底表面形成具有浓度梯度的镍钼合金层，所述镍钼合金层中靠近半导体衬底一侧的钼的原子百分比大于镍钼合金层中另一侧的钼的原子百分比，从而使得后续形成的第二金属硅化物层中镍、钼、硅三种元素的原子百分比满足要求，半导体器件的接触电阻小。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。请参考图4，本专利技术实施例的包括步骤S201，提供半导体衬底，在所述半导体衬底表面形成镍钼合金层，所述镍钼合金层靠近半导体衬底一侧的钼的原子百分比大于所述镍钼合金层的另一侧的钼的原子百 分比；形成位于所述镍钼合金层表面的保护层；步骤S203，对所述镍钼合金层进行第一次退火处理，使得镍钼合金层中的镍原子和钼原子向所述半导体衬底内扩散，形成位于所述半导体衬底内的第一金属硅化物层；步骤S205，去除所述镍钼合金层和保护层，暴露出所述第一金属硅化物层；步骤S207，对所述第一金属硅化物层进行第二次退火处理，使得所述第一金属硅化物层中的镍原子和钼原子继续向所述半导体衬底内扩散，形成第二金属硅化物层。图5 图8示出了本专利技术的实施例中的剖面结构示意图。请参考图5，提供半导体衬底300，在所述半导体衬底300表面形成第一镍钼合金层301 ;形成位于所述第一镍钼合金层301表面的第二镍钼合金层303,所述第一镍钼合金层301中钼的原子百分比大于所述第二镍钼合金层303中钼的原子百分比；形成位于所述第二镍钼合金层303表面的保护层305。所述半导体衬底300用于为后续工艺步骤提供平台。所述半导体衬底300的材料为SiGe、SiC或Si中的一种。在本专利技术的实施例中，所述半导体衬底的材料为Si。在本专利技术的实施例中，镍钼合金层包括形成在所述半导体衬底300表面的第一镍钼合金层301，及形成在所述第一镍钼合金层301表面的第二镍钼合金层303。本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成镍铂合金层，所述镍铂合金层靠近半导体衬底一侧的铂的原子百分比大于所述镍铂合金层的另一侧的铂的原子百分比；对所述镍铂合金层进行第一次退火处理，使得镍铂合金层中的镍原子和铂原子向所述半导体衬底内扩散，形成位于所述半导体衬底内的第一金属硅化物层；去除所述镍铂合金层和保护层，暴露出所述第一金属硅化物层；对所述第一金属硅化物层进行第二次退火处理，使得所述第一金属硅化物层中的镍原子和铂原子继续向所述半导体衬底内扩散，形成第二金属硅化物层。

【技术特征摘要】

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：