用于平坦化硅穿孔的体系制造技术

本发明专利技术涉及一种用于平坦化硅穿孔的体系，揭示内容大体有关于一种导电通孔组件，例如硅穿孔(TSV’s)，以及用于形成该导电通孔组件的方法。揭示于本文的示范方法包括下列步骤：在形成于半导体装置内的通孔开口上方形成一层隔离材料，该通孔开口延伸进入该半导体装置的衬底。该方法也包括下列步骤：执行第一平坦化工艺以至少移除形成于该通孔开口外的该层隔离材料的上半部，以及在执行该第一平坦化工艺后，形成在该通孔开口内的导电通孔组件。

【技术实现步骤摘要】
本揭示内容大体有关于精密集成电路，且更特别的是，有利于用以形成硅穿孔的结构及制造方法。
技术介绍
近年来，为了增强电路的整体速度、性能及功能而努力稳定地缩减现代超高密度集成电路的装置特征。结果，由于大幅及持续地改善各种电子组件(例如晶体管、电容器、二极体及其类似者)的集成密度，造成半导体工业有巨大的增长。这些改善主要来自持久及成功地努力减少组件的关键尺寸(亦即，最小特征尺寸)，而直接导致工艺设计者能够越来越多的组件整合于给定面积的半导体芯片。 集成电路设计的改善实质上为二维(2D)，亦即，该等改善主要与半导体芯片表面上的电路布局有关。不过，随着积极地缩放装置特征以及将更多半导体组件装在单一芯片的表面上时，电路功能的所需电气互连数会大幅增加，而导致必须密集地包装更加复杂的整体电路布局。此外，即使微影工艺的改进已显着增加2D电路设计的集成密度，然而目前只在两个尺寸上实现简单地缩小特征尺寸已快速接近极限。随着单一芯片上的电子装置数快速增加，有些半导体装置已用三维(3D)集成电路布局或堆叠式芯片设计来努力克服特征尺寸及密度上与2D布局有关的一些限制。在3D集成电路设计中，通常将两个或更多半导体晶粒本文档来自技高网...

【技术保护点】
一种方法，包括下列步骤：在形成于半导体装置内的通孔开口上方形成一层隔离材料，该通孔开口延伸进入该半导体装置的衬底；执行第一平坦化工艺以至少移除形成于该通孔开口外的该层隔离材料的上半部；以及在执行该第一平坦化工艺后，在该衬底上方形成一层导电材料以至少覆盖该隔离层的剩余部份，且之后由该层导电材料形成在该通孔开口内的导电通孔组件。

【技术特征摘要】
2011.04.21 US 13/091,4731.一种方法，包括下列步骤 在形成于半导体装置内的通孔开口上方形成一层隔离材料，该通孔开口延伸进入该半导体装置的衬底； 执行第一平坦化工艺以至少移除形成于该通孔开口外的该层隔离材料的上半部；以及 在执行该第一平坦化工艺后，在该衬底上方形成一层导电材料以至少覆盖该隔离层的剩余部份，且之后由该层导电材料形成在该通孔开口内的导电通孔组件。2.根据权利要求I所述的方法，其中，执行该第一平坦化工艺的步骤包括执行化学机械研磨工艺。3.根据权利要求2所述的方法，更包含下列步骤在形成该导电通孔组件之前执行清洗工艺，其中，该清洗工艺是适用于移除在该第一平坦化工艺期间产生的粒子。4.根据权利要求I所述的方法，其中，形成该层隔离材料的步骤包括在该通孔开口的底表面上方、邻近该通孔开口的侧壁表面、以及形成于该衬底上方的一层间介电层的上表面上方，形成该层隔离材料。5.根据权利要求I所述的方法，其中，形成该层隔离材料的步骤包括沉积包含二氧化娃的介电材料层。6.根据权利要求I所述的方法，其中，形成该导电通孔组件的步骤包括执行第二平坦化工艺以移除形成于该通孔开口外该层导电材料中的至少一部份。7.根据权利要求6所述的方法，其中，执行该第二平坦化工艺的步骤包括执行化学机械研磨工艺。8.根据权利要求I所述的方法，其中，形成该层导电材料的步骤包括执行电化学沉积工艺以沉积包含铜的金属层。9.根据权利要求I所述的方法，更包含下列步骤在形成该导电通孔组件之前，形成阻障层以至少覆盖该层隔离材料。10.根据权利要求9所述的方法，更包含下列步骤在执行第一平坦化工艺后，形成该阻障层。11.根据权利要求9所述的方法，其中，形成该阻障层的步骤包括沉积包含钽、氮化钽、钛及氮化钛中的至少一种的导电材料。12.一种方法，包括下列步骤 在形成于衬底的装置层上方的接触结构...

【专利技术属性】
技术研发人员：陈增祥，赵峰，刘晃，袁少宁，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：