半导体器件的制作方法技术

本发明专利技术公开了一种半导体器件的制作方法，包括：a）提供半导体衬底，所述半导体衬底上形成有介电层以及镶嵌在所述介电层中的金属互连线；b）在所述金属互连线和所述介电层上形成超薄的氮化硅层；c）在所述氮化硅层上形成盖帽层。本发明专利技术通过在金属互连线与盖帽层之间形成超薄的氮化硅层，由于氮化硅层具有良好的密封性，因此可以很好地阻挡潮气和氧气，抑制电迁移现象，延长金属互连线的电迁移寿命，并且还能防止金属原子向周围器件扩散，保证了金属互连线以及整个半导体器件的可靠性。

【技术实现步骤摘要】
本专利技术涉及半导体制造工艺，尤其涉及一种半导体器件的制作方法。
技术介绍
随着集成电路的集成度不断提高，半导体器件尺寸不断缩小使得RC延迟成为制约集成电路性能进一步提高的关键性因素。为了降低Re延迟，通常采用低介电常数材料作为介电层。目前，较常用的作为介电层的低介电常数材料包括掺杂碳的(carbon-doped)氧化娃、氟娃玻璃(FSG)、碳氧化娃(silicon oxycarbide)、SiCOH类介电材料、掺杂氟的氧化硅、旋涂玻璃、黑钻石(BD)等等。 图I为现有的具有金属互连线的半导体器件的剖视图。如图I所示，在半导体衬底100上形成有介电层101以及镶嵌在介电层101中的金属互连线102。在介电层101和金属互连线102上形成有盖帽层103。盖帽层103不但可以防止金属互连线102受到后续工艺或外部环境的污染，而且还可以用作后续工艺的刻蚀停止层。此外，当金属互连线102的材料为铜时，盖帽层103还可以作为防止铜扩散的扩散阻挡层。由于RC延迟对半导体器件的影响，盖帽层103通常也会选择使用低介电常数材料来形成。盖帽层103可以使用碳掺杂的氧化硅，其包括硅、碳、氢和氧(称为SiCOH)，或者碳掺杂的氮化硅，其包括硅、碳和氮(称为SiCN)等，上述材料的介电常数可以低至4以下。使用上述介电常数较低的介电材料来形成盖帽层103虽然能够有效地降低RC延迟，但是却降低了其对潮气以及氧气的阻挡能力。潮气或氧气渗透到金属互连线102中会加剧金属互连线102内的电迁移(Electro Migration,EM)现象。电迁移是由于电子按电流的方向推移金属原子所引起的，且推移速度由电流密度决定。众所周知，电迁移是影响金属互连线的可靠性的重要因素之一，电迁移可能导致金属互连线减薄，并使其电阻率增大，更严重的还可能使铜互连结构断裂。此外，为了进一步降低介电常数，研究方向之一是增加介电材料中的孔隙率，可以想象，这样将导致盖帽层103对潮气和氧气的阻挡能力进一步降低，从而使得由盖帽层103所覆盖的金属互连线102内的电迁移(Electro Migration, EM)现象更严重化，而严重缩短金属互连线102的电迁移寿命，影响半导体器件的可靠性。因此，需要一种半导体器件的制作方法，以解决现有技术中存在的问题。
技术实现思路
为了解决现有技术中存在的问题，本专利技术提出了一种半导体器件的制作方法，包括a)提供半导体衬底，所述半导体衬底上形成有介电层以及镶嵌在所述介电层中的金属互连线；b)在所述金属互连线和所述介电层上形成超薄的氮化硅层；c)在所述氮化硅层上形成盖帽层。优选地，所述方法在所述b)步骤之后还包括对所述氮化硅层进行氮化处理，以减少所述氮化娃层中的氢键和悬挂键。优选地，所述氮化处理是使用氮源气体的等离子体对所述氮化硅层进行处理的。优选地，所述氮源气体为氨气。优选地，所述方法在所述a)步骤之后还包括执行预清洗工艺。优选地，所述预清洗工艺使用氨气的等离子体。优选地，所述氮化硅层的厚度小于等于3nm。优选地，形成所述氮化硅层的气体包括氨气和硅烷。优选地，所述盖帽层为富碳的碳氮化硅层。优选地，形成所述富碳的碳氮化硅层的气体包括氨气和三甲基硅烷。 本专利技术通过在金属互连线与盖帽层之间形成超薄的氮化硅层，由于氮化硅层具有良好的密封性，因此可以很好地阻挡潮气和氧气，抑制电迁移现象，延长金属互连线的电迁移寿命，并且还能防止金属原子向周围器件扩散，保证了金属互连线以及整个半导体器件的可靠性。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中， 图I为现有的具有金属互连线的半导体器件的剖视 图2A-2D为根据本专利技术一个实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。具体实施例方式接下来，将结合附图更加完整地描述本专利技术，附图中示出了本专利技术的实施例。但是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。图2A-2D为根据本专利技术一个实施方式制作半导体器件的工艺流程中各步骤所获得的器件的剖视图。下面将结合图2A-2D来详细说明本专利技术的制作方法。应当注意的是，图2A-2D是以在双镶嵌沟槽中填充铜来形成大马士革结构的铜互连结构为例来说明本专利技术的原理，而并非要构成对本专利技术的限制，只要在金属互连线上形成盖帽层均可以采用本专利技术的方法，而不管沟槽的形状和金属互连线的材料为何。首先，提供半导体衬底，该半导体衬底上形成有介电层以及镶嵌在介电层中的金属互连线。如图2A所示，在半导体衬底200上形成有介电层201以及镶嵌在介电层201中的金属互连线202。其中，半导体衬底200可以是以下所提到的材料中的至少一种硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底200中可以形成有隔离结构(未示出)，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构等。在半导体衬底200中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PM0S)等。此外，在半导体衬底200中还可以形成有与晶体管电连接的金属互连线等。为了简化，此处仅以一空白来表示半导体衬底。介电层201较佳地由低介电常数的材料所形成，例如掺杂碳的(carbon-doped)氧化娃、氟娃玻璃(FSG)、碳氧化娃(silicon oxycarbide)、SiCOH 类介电材料、掺杂氟的氧化硅、旋涂玻璃或黑钻石(BD)等等。优选地，在执行随后工序之前，对图2A所示的半导体器件结构进行预清洗工艺，以去除其表面的杂质和氧化物。所述预清洗工艺可以包括反应性(reactive)预清洗工艺或非反应性(non-reactive)预清洗工艺。举例来说,反应性预清洗工艺例如为采用含氨气的等离子体对半导体器件表面进行清洗，而非反应性预清洗工艺例如为采用含氩的等离子体对半导体器件表面进行清洗。接着，在金属互连线和介电层上形成超薄的氮化硅层。 如图2B所示，金属互连线202和介电层201上形成有超薄的氮化硅层203。由于氮化硅层203具有良好的密封性，因此在金属互连线202和介电层201上形成氮化硅层203可以很好地阻挡潮气和氧气，进而抑制电迁移现象，延长金属互连线202的电迁移寿命，并且还能防止金属原子向周围器件扩散，保证了金属互连线202以及整个半导体器件的可靠性。由于氮化硅层203的厚度均匀性良好，因此还可以根据需要形成任意厚度的氮化硅层203。此外，氮化硅层203还具有良好的应力本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，包括：a）提供半导体衬底，所述半导体衬底上形成有介电层以及镶嵌在所述介电层中的金属互连线；b）在所述金属互连线和所述介电层上形成超薄的氮化硅层；c）在所述氮化硅层上形成盖帽层。

【技术特征摘要】
1.一种半导体器件的制作方法，包括 a)提供半导体衬底，所述半导体衬底上形成有介电层以及镶嵌在所述介电层中的金属互连线； b)在所述金属互连线和所述介电层上形成超薄的氮化硅层； c)在所述氮化硅层上形成盖帽层。2.如权利要求I所述的方法，其特征在于，所述方法在所述b)步骤之后还包括对所述氮化硅层进行氮化处理，以减少所述氮化硅层中的氢键和悬挂键。3.如权利要求2所述的方法，其特征在于，所述氮化处理是使用氮源气体的等离子体对所述氮化硅层进行处理的。4.如权利要求3所述的方法，其特征在于，所...

【专利技术属性】
技术研发人员：彭冰清，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：